PATENT ABSTRACTS OF JAPAN

(11) Publication number: 10294717 A

(43) Date of publication of application: 04 . 11 . 98

(51) Int. CI

H04J 13/00 H04B 7/26 H04Q 7/38 H04L 7/00

(21) Application number: 09276479

(22) Date of filing: 24 . 09 . 97

(30) Priority:

24 . 09 . 96 US 26637 96 828880 31 . 03 . 97 US 97 05 . 03 . 97 US 97 811922 31 . 03 . 97 US 828575 97 816484 . 03 . 97 US 97 10 . 09 . 97 US 97 926512 (71) Applicant:

OKI TELECOM INC

(72) Inventor:

KYPING LEE
ITO KATSUTOSHI
DANNY STOPLER
AMIT OOREN
GIRARD AYAROON
UJI KEILL


(54) CDMA MODEM CIRCUIT, CDMA WIRELESS TELEPHONE METHOD, COMBINATION FINGER/SEARCHER CIRCUIT AND SEARCHER CIRCUIT

(57) Abstract:

PROBLEM TO BE SOLVED: To provide a modem circuit by which a time required to acquire a code division multiplex access(CDMA) pilot channel is reduced.

SOLUTION: This modem circuit is provided with a plurality of combination finger/searcher circuits 52, 54, 56, that act as a data acquisition finger and also as a pilot channel acquisition searcher and with an exclusive searcher circuit 50. Each of the combination finger/searcher circuits is operated in a searcher mode to acquire a pilot channel independently and also operated in the finger mode for data acquisition. Furthermore, each of the combination finger/searcher circuits is assigned to different parts for a PN period (that is, a pseudo-timing space) to search a pilot channel independently. When the pilot channel is discovered and a mobile station is in synchronism with a base station, each of the combination finger/searcher circuits starts its function as a data acquisition finger circuit and receives an input signal and continues the demodulation operation of the input signal.

COPYRIGHT: (C)1998,JPO



(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-294717

(43)公開日 平成10年(1998)11月4日

(51) Int.Cl. ⁶		識別記号	F I		
H04J	13/00		H 0 4 J	13/00	Α
H04B	7/26		H04L	7/00	С
H04Q	•		H 0 4 B	7/26	N
H04L	7/00				109N

(全 37 頁)


		審查請求	未請求 請求項の数10 FD (全 37 貝)
(21)出願番号	特顧平9-276479	(71)出願人	597143029 オキ テレコム インコーポレイテッド
(22)出顧日	平成9年(1997)9月24日		アメリカ合衆国, ジョージア 30024, ス ワニー, オールド ピーチツリー ロード
(31)優先権主張番号	60/026, 637		437
(32)優先日	1996年 9 月24日	(72)発明者	カイピング リー
(33)優先権主張国	米国(US)		アメリカ合衆国,ジョージア,ローレンス
(31)優先権主張番号	08/828, 880		ピル, イーグル ポイント コート 2305
(32)優先日	1997年3月31日	(72)発明者	伊東 克俊
(33)優先権主張国	米国(US)		東京都港区虎ノ門1丁目7番12号 沖電気
(31)優先権主張番号	08/811922		工業株式会社内
(32)優先日	1997年3月5日	(74)代理人	弁理士 亀谷 美明 (外2名)
(33)優先権主張国	米国(US)		
(an) management			最終頁に続く

CDMAモデム回路, CDMAワイヤレス電話方法, 組合わせフィンガノサーチャ回路およびサ (54) 【発明の名称】 ーチャ回路

(57)【要約】

【課題】 CDMAパイロットチャネル取得に要する時 間を短縮可能なモデム回路を提供する。

【解決手段】 データ取得フィンガとして機能すると共 に、パイロットチャネル取得サーチャとしても機能する 複数の組合わせフィンガ/サーチャ回路52,54,5 6と、一つの専用サーチャ回路50を備えている。各組 合わせフィンガ/サーチャ回路は、独立にパイロットチ ャネルを取得するためにサーチャモードで動作すること が可能であると共に、データ取得のためにフィンガモー ドで動作することも可能である。また、各組合わせフィ ンガ/サーチャ回路は、PN期間(すなわち仮説タイミ ング空間) の異なる部分に割当てられ、独立にパイロッ トチャネルのサーチをすることができる。 パイロットチ ャネルが発見され、移動局が基地局と同期すると、フィ ンガ/サーチャ組合わせ回路はデータ取得フィンガ回路 として機能を開始し、入力信号を受信して、それを復調 する動作を継続する。



【特許請求の範囲】

【請求項1】 符号分割多重アクセス(CDMA)モデム回路であって、同相(I)及び直交位相(Q)入力信号に基づいてパイロットチャネルサーチ結果を生成するように構成された専用CDMAサーチャと、サーチャモード時には前記I及びQ入力信号に基づいてパイロットチャネルサーチ結果を生成し、フィンガモード時には前記I及びQ入力信号からデータを復調するように構成された少なくとも一つのCDMA組合わせフィンガ/サーチャと、から成ることを特徴とする、CDMAモデム回 10路。

【請求項2】 前記専用CDMAサーチャは、疑似乱数 (PN) 乗算器と、前記PN乗算器に接続されたコヒーレント累算器と、前記コヒーレント乗算器に接続された 多機能比較器回路とを含み、前記多機能比較器回路は、振幅評価器と、初期ダンプしきい値比較器と、ノンコヒーレント累算器と、ローカル最大値検出器と、3最大値 ソータとして構成されていることを特徴とする、請求項 1 に記載のCDMAモデム回路。

【請求項3】 前記少なくとも一つのCDMA組合わせフィンガ/サーチャは、PN乗算器と、前記PN乗算器に接続されたコヒーレント累算器と組み合わされた位相ロックループと、前記PN乗算器に接続された多機能遅延ロックループ(DLL)とから構成されることを特徴とする、請求項1に記載のCDMAモデム回路。

【請求項4】 前記多機能DLLは,DLL減算器と, 前記コヒーレント累算器と組み合わされるDLLエラー 累算器と,多機能比較器と,先行/遅延回路とを含み, 前記多機能比較器は初期ダンプしきい値比較器と最大値 検出器として構成されることを特徴とする,請求項1に 30 記載のCDMAモデム回路。

【請求項5】 複数のパイロットチャネルサーチャを使用して基地局パイロットチャネルを取得するCDMAワイヤレス電話方法であって、サーチウィンドウ情報を備えた複数のパイロットチャネルサーチャを構成する工程と;前記複数のパイロットチャネルサーチャ内において同時にパイロットチャネルサーチを開始する工程と;前記複数のパイロットチャネルサーチャからサーチ結果を生成する工程と;前記複数のパイロットチャネルサーチャからの結果と所定のサーチ結果しきい値とを比較して、確からしいタイミング仮説を識別する工程と;から成ることを特徴とするCDMAワイヤレス電話方法。

【請求項6】 全PNシーケンスのサーチに応じて、確からしい仮説周辺のサーチウィンドウを反復的にサーチすることにより、確からしい仮説の質を検証する工程を含むことを特徴とする、請求項5に記載のCDMAワイヤレス電話方法。

【請求項7】 符号分割多重アクセス (CDMA) ワイヤレス電話用組合わせフィンガ/サーチャ回路であって, 疑似乱数 (PN) 乗算器と;前記PN乗算器に結合

されコヒーレント累算器と組み合わされた位相ロックループ (PLL) と;前記PN乗算器に結合されノンコヒーレント累算器と組み合わされた遅延ロックループと (DLL) と;前記PN乗算器に結合されたデータ復調器と;から成ることを特徴とする,組合わせフィンガ/サーチャ回路。

【請求項8】 前記DLLは、さらに初期ダンプしきい値比較器と、最大値検出器と、ロック検出比較器と組み合わせることを特徴とする、請求項7に記載の組合わせフィンガ/サーチャ回路。

【請求項9】 符号分割多重アクセス (CDMA) ワイヤレス電話用サーチャ回路であって、疑似乱数 (PN) 乗算器と;前記PN乗算器に結合されるコヒーレント累算器と;前記コヒーレント累算器に接続される比較器回路と;から構成され、前記比較器回路は、ノンコヒーレント累算器と、振幅評価器と、初期ダンプしきい値比較器とを含むことを特徴とする、サーチャ回路。

【請求項10】 前記比較器回路はローカル最大値検出器と3最大値ソータとを含み,前記振幅評価器と前記初期ダンプしきい値比較器と前記ローカル最大値検出器と前記3最大値ソータは全て単一の共通比較器を使用することを特徴とする,請求項9に記載のサーチャ回路。

【発明の詳細な説明】

[0001]

20

【発明の属する技術分野】本発明は、一般的にワイヤレス電気通信分野に関し、さらに詳細には、符号分割多重アクセス (CDMA) ワイヤレス電話システムのような同期ワイヤレス電気通信システムにおけるパイロットチャネル取得技術の分野に関する。

[0002]

40

【従来の技術】本発明に関する主な標準仕様の一つは、TIA/EIA/IS-95-A "デュアルモード広帯域スペクトラム拡散セルラ方式に関する移動局-基地局間互換基準"(Mobile Station-Base Station Compatibility Standard for Dual-Mode Wideband Spread Spectrum Cellular System)である。この標準仕様は、本発明の技術分野における通常の知識を有するものには理解されていると考えられる。

【0003】CDMAワイヤレス電話システム(セルラシステム、パーソナル通信システム、衛星通信システム等)において、パイロットチャネルは順方向(基地局から移動局へ)のCDMAリンクのサブチャネルである。CDMAシステムの基地局は、このパイロットチャネルを使用して、移動局が基地局(セルサイトと称されることもある。)との初期同期を取る動作を支援し、基地局から信号が送信される間に、周波数、及び位相トラッキング情報を与える。しかし、移動局が同期などの動作のためにパイロットチャネルを使用する際には、先ずパイ

30

40

ロットチャネルを取得しなければならない。移動局は、パワー供給を受けた時や、パイロットチャネルのトラックを失った時には、常にパイロットチャネルの取得を試行する。CDMAシステムにおけるすべてのセルサイトは、パイロットチャネルPN(疑似乱数)として同じPN2進コードシーケンス(以下、PNシーケンスと称する。)を用いている。このPNシーケンスは、すべての移動局に知られており、各基地局は、同じパイロットチャネルPNシーケンスを異なるタイミングオフセットで伝送するので、基地局は移動局によって容易に相互識別される。

【0004】パイロットチャネルの取得は通常、移動局 においてCDMAモデム回路,いわゆるサーチャを使っ て実施される。パイロットチャネル取得過程は通常,入 力信号をディジタル表示に変換し、次いでパイロットチ ャネルPNシーケンスのタイミング修正のために一連の 初期推測 (仮説) を用いて、この受信信号をローカル発 生されたパイロットチャネルPNシーケンスと比較す る。このローカル発生パイロットチャネルPNシーケン スのタイミングについての推測(仮説)がパイロットチ ャネルPNシーケンスのタイミングと適合すると、ロー カル発生パイロットチャネルPNシーケンスとパイロッ トチャネルPNシーケンスとの比較により大きな値の累 算値が生じる。このようにして、受信信号とローカル発 生PNシーケンスとの比較の結果、所定のしきい値を超 える累算値が生じると、パイロットチャネル P Nシーケ ンスのタイミングに関する仮説は潜在的に有効なものと みなされ、次の評価のために取得される。

[0005] TIA/EIA/IS-95-A CDM A標準規格によるワイヤレス電話の従来型具体化の一例 では,ワイヤレス電話はCDMAモデム回路中に存する 単一のパイロットチャネルサーチャを有している。この サーチャは受信したパイロットチャネルPNシーケンス とローカル発生パイロットチャネルPNシーケンスとの 間の比較を実行する。またこのサーチャは比較ウィンド ウズの結果を評価し、比較によりパイロットチャネルP Nシーケンスとローカル発生パイロットチャネルPNシ ーケンスとの間において最適な仮説,すなわち最大の累 積値を伴う評価を選択する。この評価プロセスはサーチ ャ回路がパイロットチャネルPNシーケンスを発見する まで継続される。デュアルモードCDMA/アナログ移 動局の場合には、移動局がパイロットチャネルPNシー ケンスを取得できなければ、移動局はあまり望ましくな いアナログモードに落とすことが必要であると認識す る。不運にも、ただ一つだけのサーチャを含む事象の場 合に生じる一つの問題は、パイロットチャネルのサーチ は、パイロットチャネルの発見、あるいはアナログモー ド動作の決定が必要となる以前に、大量の評価及び比較 が行う必要がある点である。このような場合には、パイ ロットチャネルのサーチには多くの時間が浪費される。

【0006】移動局が基地局と同期した後に、基地局は、移動局が現在の基地局の送受信範囲を超えて移動した場合に、接続を継承する代替基地局のリストを転送する。基地局と同期後、サーチャ回路は他の基地局からのPNシーケンスを走査するスキャンモードに入る。サーチャ回路が十分な強さのPNシーケンス信号を発見すれば、その信号はその基地局から受信された信号のPNタイミングオフセットとして記憶され、現在の基地局の信号強度が落ち、そして一または二以上の他の基地局の信号強度が顕著に立ち上がった場合に、移動局はコール継承手続を開始する。

【0007】この点、従来のTIA/EIA/IS-9 5-A CDMA標準規格によるワイヤレス電話においては、上記処理を効率的に行うための十分なハードウェア構成が準備されていなかったので、大型の高価な回路を使用せざるを得なかった。

[0008]

【発明が解決しようとする課題】本発明は、従来のシステムが有する上記問題点に鑑みて成されたものであり、その第1の目的は、冗長性と無駄が最適化された回路を備えた、新規かつ改良された携帯ワイヤレス電話用のCDMAモデム回路、CDMAワイヤレス電話方法、組合わせフィンガ/サーチャ回路およびサーチャ回路を提供することである。

【0009】本発明の他の目的は、サーチャ回路とフィンガ回路とを効果的に組み合わせた、新規かつ改良されたCDMAモデム回路、CDMAワイヤレス電話方法、組合わせフィンガ/サーチャ回路およびサーチャ回路を提供することである。

【0010】さらに本発明の別の目的は、フィンガモードとサーチャモードで動作する組合わせフィンガ/サーチャ回路を備えた、新規かつ改良されたCDMAモデム回路、CDMAワイヤレス電話方法、組合わせフィンガ/サーチャ回路およびサーチャ回路を提供することである。

【0011】さらにまた本発明の別の目的は、共用成分の多重化を利用する少なくとも一つの組合わせフィンガ /サーチャ回路を備えた、新規かつ改良されたCDMA モデム回路、CDMAワイヤレス電話方法、組合わせフィンガ/サーチャ回路およびサーチャ回路を提供することである。

【0012】さらにまた本発明の別の目的は、CDMAフィンガ移相ロックループとCDMAサーチャコヒーレント累算器とを組み合わせた、新規かつ改良されたCDMAモデム回路、CDMAワイヤレス電話方法、組合わせフィンガ/サーチャ回路およびサーチャ回路を提供することである。

【0013】さらにまた本発明の別の目的は、CDMAフィンガ遅延ロックループとCDMAサーチャノンコヒ 50 ーレント累算器とを組み合わせた、新規かつ改良された

20

30

CDMAモデム回路,CDMAワイヤレス電話方法,組合わせフィンガ/サーチャ回路およびサーチャ回路を提供することである。

【0014】さらにまた本発明の別の目的は、CDMAサーチャ最大値検出器比較器とともにCDMAサーチャ初期ダンプしきい値比較器を備えた、新規かつ改良されたCDMAモデム回路、CDMAワイヤレス電話方法、組合わせフィンガ/サーチャ回路およびサーチャ回路を提供することである。

【0015】さらにまた本発明の別の目的は、固定式ワイヤレス電話において一つの組合わせCDMAフィンガノサーチャ回路を使用することを可能にする、新規かつ改良されたCDMAモデム回路、CDMAワイヤレス電話方法、組合わせフィンガノサーチャ回路およびサーチャ回路を提供することである。

【0016】さらにまた本発明の別の目的は、効果的なタイミングと共用成分の多重化を利用することが可能な、新規かつ改良されたCDMAモデム回路、CDMAワイヤレス電話方法、組合わせフィンガ/サーチャ回路およびサーチャ回路を提供することである。

【0017】さらにまた本発明の別の目的は、多機能比較器とロジック回路を含む、新規かつ改良されたCDMAモデム回路、CDMAワイヤレス電話方法、組合わせフィンガ/サーチャ回路およびサーチャ回路を提供することである。

【0018】さらにまた本発明の別の目的は、CDMAサーチャ回路内の比較器を多重化して、初期ダンプしきい値比較器とローカル最大値検出器として機能させることが可能な、新規かつ改良されたCDMAモデム回路、CDMAワイヤレス電話方法、組合わせフィンガ/サーチャ回路およびサーチャ回路を提供することである。

【0019】さらにまた本発明の別の目的は、CDMAサーチャ比較器を、振幅評価器、初期ダンプしきい値比較器、ローカル最大値検出器及び3つの最大値ソータの機能に分担させることが可能な、新規かつ改良されたCDMAモデム回路、CDMAワイヤレス電話方法、組合わせフィンガノサーチャ回路およびサーチャ回路を提供することである。

【0020】さらにまた本発明の別の目的は、CDMAサーチャ加算器を多重化して、振幅評価器及びノンコヒーレント振幅累算器として使用することを可能にした、新規かつ改良されたCDMAモデム回路、CDMAワイヤレス電話方法、組合わせフィンガ/サーチャ回路およびサーチャ回路を提供することである。

【0021】さらにまた本発明の別の目的は、高多重化されたCDMAサーチャ回路を備えた、新規かつ改良されたCDMAモデム回路、CDMAワイヤレス電話方法、組合わせフィンガ/サーチャ回路およびサーチャ回路を提供することである。

【0022】さらにまた本発明の別の目的は,CDMA 50

サーチャ回路内の2つのタイミング仮説を同時に比較することが可能な、新規かつ改良されたCDMAモデム回路、CDMAワイヤレス電話方法、組合わせフィンガ/サーチャ回路およびサーチャ回路を提供することである。

【0023】さらにまた本発明の別の目的は、複数のサーチャ回路を効果的に使用して、基地局から伝送される CDMAパイロットチャネルを迅速に識別し取得することが可能な、新規かつ改良されたCDMAモデム回路、 CDMAワイヤレス電話方法、組合わせフィンガ/サーチャ回路およびサーチャ回路を提供することである。

【0024】さらにまた本発明の別の目的は、PN期間の異なる部分でパイロットチャネルPNシーケンスを同時にサーチすることが可能なように複数のサーチャ回路を制御することが可能な、新規かつ改良されたCDMAモデム回路、CDMAワイヤレス電話方法、組合わせフィンガ/サーチャ回路およびサーチャ回路を提供することである。

【0025】さらにまた本発明の別の目的は、最初に全てのPN期間をサーチし、次いで全てのPN期間から最適なサーチ結果を検証する2段階方式でパイロットチャネルをサーチする、新規かつ改良されたCDMAモデム回路、CDMAワイヤレス電話方法、組合わせフィンガノサーチャ回路およびサーチャ回路を提供することである。

【0026】さらにまた本発明の別の目的は、専用サーチャ回路を、組合わせフィンガ/サーチャ回路の最適なサーチ結果を検証するためだけに使用する、新規かつ改良されたCDMAモデム回路、CDMAワイヤレス電話方法、組合わせフィンガ/サーチャ回路およびサーチャ回路を提供することである。

【0027】さらにまた本発明の別の目的は、CDMAパイロットチャネル取得時間を短縮することが可能な、新規かつ改良されたCDMAモデム回路、CDMAワイヤレス電話方法、組合わせフィンガ/サーチャ回路およびサーチャ回路を提供することである。

【0028】さらにまた本発明の別の目的は、複雑なモデム設計を採用せずとも、CDMAパイロットチャネル取得時間を短縮することが可能な、新規かつ改良されたCDMAモデム回路、CDMAワイヤレス電話方法、組合わせフィンガ/サーチャ回路およびサーチャ回路を提供することである。

【0029】さらにまた本発明の別の目的は、複数のパイロットチャネル取得サーチャ回路を備えた、新規かつ改良されたCDMAモデム回路、CDMAワイヤレス電話方法、組合わせフィンガ/サーチャ回路およびサーチャ回路を提供することである。

【0030】さらにまた本発明の別の目的は、複数の組合わせパイロットチャネル取得サーチャ及びデータ取得フィンガを備えた、新規かつ改良されたCDMAモデム

回路、CDMAワイヤレス電話方法、組合わせフィンガ /サーチャ回路およびサーチャ回路を提供することであ る。

【0031】さらにまた本発明の別の目的は、一つの専用パイロットチャネルサーチャ回路と少なくとも一つの組合わせパイロットチャネル取得サーチャ及びデータ取得フィンガ回路を備えた、新規かつ改良されたCDMAモデム回路、CDMAワイヤレス電話方法、組合わせフィンガ/サーチャ回路およびサーチャ回路を提供することである。

【0032】さらにまた本発明の別の目的は、共用成分の多重化を利用する少なくとも一つの組合わせフィンガ /サーチャ回路を備えた、新規かつ改良されたCDMA モデム回路、CDMAワイヤレス電話方法、組合わせフィンガ/サーチャ回路およびサーチャ回路を提供することである。

【0033】さらにまた本発明の別の目的は、複数の組合わせフィンガ/サーチャ回路を使用して、複数のパスデータを受信するためにデータ取得フィンガとして組合わせフィンガ/サーチャを動作させる前にパイロットチャネルを迅速に取得することが可能な、新規かつ改良されたCDMAモデム回路、CDMAワイヤレス電話方法、組合わせフィンガ/サーチャ回路およびサーチャ回路を提供することである。

[0034]

【課題を解決するための手段】CDMAパイロットチャ ネル取得に要する時間を短縮するワイヤレスCDMA電 話システムは、データ取得フィンガとして機能すると共 に、パイロットチャネル取得サーチャとしても機能する 少なくとも一つの組合わせフィンガ/サーチャ回路を含 む移動局モデムを含んでいる。本発明の第1の好適な実 施形態によれば、このモデムは一つの専用サーチャ回路 と、複数の独立したフィンガ/サーチャ回路を含んでい る。各組合わせフィンガ/サーチャ回路は、独立にパイ ロットチャネルを取得するためにサーチャモードで動作 することが可能であると共に、データ取得のためにフィ ンガモードで動作することも可能である。また、各組合 わせフィンガ/サーチャ回路は、PN期間(すなわち仮 説タイミング空間)の異なる部分に割当てられ,独立に パイロットチャネルのサーチをすることができる。パイ ロットチャネルが発見され、移動局が基地局と同期する と、フィンガ/サーチャ組合わせ回路はデータ取得フィ ンガ回路として機能を開始し、入力信号を受信して、そ れを復調する動作を継続する。

【0035】本発明の第1の好適な実施形態によれば、フィンガ/サーチャ組合わせ回路の設計では、フィンガ 及びサーチャ動作に共通な構成要素の再利用及び共用化 (多重化)を最大限に利用し、単一目的要素の導入を最小限にしている。従って、フィンガ/サーチャ組合わせ 回路は、PNシーケンスの同相成分(I)と直交位相成 50

分(Q)とを発生し、ローカルタイミング信号と受信した I 信号及びQ信号とを乗算する P N乗算器に供給するローカルタイミング発生器を備えている。 P N乗算器からの出力は、データ復調器と、コヒーレント累算器 (P L L / コヒーレント累算器)と組み合わされた移相ロックループ (P L L)と、ノンコヒーレント累算器、初期ダンプしきい値比較器、最大検出器 (D L L / ノンコヒーレント累算器と組み合わされた遅延ロックループ (D L L)に供給される。組合わせフィンガ/サーチャ回路は、さらに多機能比較器と、高多重化比較器、多重化加算器、累算器レジスタ、振幅評価器としてのロジック要素及び機能から成るロジック回路と、初期ダンプ比較器と、ノンコヒーレント累算器と、ローカル最大値検出器と、3最大値サーチャを備えている。

【0036】組合わせフィンガ/サーチャ回路は、フィンガモードとサーチャモードで動作可能である。PLL/コヒーレント累算器は、組合わせフィンガ/サーチャ回路がフィンガモードで動作する間は、PLLとして動作し、組合わせフィンガ/サーチャ回路が回路がサーチャモードで動作する間は、コヒーレント累算器として動作する。また、DLL/ノンコヒーレント累算器は、組合わせフィンガ/サーチャ回路が回路がサーチャモードで動作する間は、DLLとして動作し、組合わせフィンガ/サーチャ回路が回路がサーチャモードで動作する間は、ノンコヒーレント累算器、初期ダンプしきい値比較器及び最大値検出器として動作する。

【0037】組合わせフィンガ/サーチャ回路の設計では、単一目的の構成要素の組み入れを最小限に止めている点を特色としている。従って、かかる最小限化は、組合わせフィンガ/サーチャ回路の計算機能に制限を置くことになる。すなわち、組合わせフィンガ/サーチャ回路のサーチャ部分の機能は、専用サーチャ回路機能程高くはない。

【0038】また、本発明のある実施形態によれば、各組合わせフィンガ/サーチャ回路は、サーチャ回路の強化された複雑な機能の全てを含み、従って、この実施形態では十分に機能強化された単一サーチャ回路と、十分に機能強化された複数の組合わせフィンガ/サーチャ回路を有している。従って、この実施形態では、組合わせフィンガ/サーチャ回路のサーチャ回路の強化された機能面に関して言えば、ハードウエアの複雑さと費用とのバランスが取れている。

【0039】さらに、本発明の別の実施形態では、データ取得フィンガ機能と、パイロットチャネル取得サーチャ回路機能とを有する単一型の組合わせフィンガ/サーチャ回路だけを含んでいる。すなわち、この実施形態では、独立した専用サーチャ回路は設けない。この単一機能型回路は、モデム中で複数回にわたり反復動作することにより必要な機能を達成している。この実施形態では、単一機能回路設計であるため、設計及びその実施に

30

おける容易性及び整合性を特徴としている。

【0040】本発明のさらに別の実施形態では、DCM A式携帯ワイヤレス電話は,専用サーチャ回路に加え て、三つの組合わせフィンガ/サーチャ回路を備えるこ とにより,CDMAモデム回路におけるパイロットチャ ネルサーチ性能を大幅に向上させている。さらに、デー タ取得フィンガがパイロットチャネル取得期間の間に使 用される頻度も高く、回路全体の使用効率が従来のCD MA式携帯ワイヤレス電話よりも遙かにアップする。そ して、本発明のこの実施形態においては、フィンガ/サ ーチャ回路が、初期パイロットチャネル取得期間の間に サーチャモードで機能する。

【0041】さらにまた本発明の別の実施形態では、組 合わせフィンガ/サーチャ回路は、パイロットチャネル 取得後であってもサーチャモードで動作して、他の基地 局を発見し、継承の実行に必要な時間を短縮する。本発 明の他の代替実施例は、専用サーチャ備えた組合わせフ ィンガノサーチャ回路、あるいは専用サーチャを備えた 組合わせフィンガ/サーチャ回路を備えたCDMA式携 帯ワイヤレス電話を含んでいる。さらに本発明の別の実 20 施形態において、たった一つの組合わせフィンガ/サー チャであっても、固定式ワイヤレス電話の適切な動作に 必要な全てのフィンガ機能及びサーチャ機能を実行する ことが可能な組合わせフィンガ/サーチャを備えた固定 式ワイヤレス電話を含んでいる。

【0042】本発明のさらに別の実施形態によると、中 央演算処理装置(C P U)は,複数のサーチャ回路の制 御のために,2段階のサーチャ制御プロセスを実行す る。第1段階においては、制御プロセスはPN期間を区 分し、PN期間の部分を複数のサーチャ回路に配分す る。PN期間は、PNコードにより拡張される、すなわ ち反復が開始される前のPNシーケンス内のチップ数に より拡張される全疑似乱数空間として定義される。な お、CDMAシステムにおけるチップ数は、典型的には 2の15乗である。各サーチャ回路は、その配分された サーチ空間中において,すべての可能なタイミング仮説 の評価を実行する。本発明のある好適な実施形態による と、PN期間は、移動局中のサーチャ回路と同じ数の部 分に区分される。各部分のサイズは,すべてのサーチャ 回路が初期サーチをほぼ同時に完了することができる動 作速度により決定される。本発明のある好適な実施形態 によると、専用サーチャは、フィンガ/サーチャ共有回 路の2倍の速度を有しているので、各フィンガ/サーチ ャ共有回路がPN期間の1/5に相当するPN期間区分 を受け持つとすると、専用サーチャにはPN期間の2/ 5に相当するPN期間区分が配分される。このように、 すべてのサーチャ回路は、サーチャ制御プロセスの第1 段階において最初から最後まで利用される。加えて、サ ーチャ回路は,各PN期間区分内において最も近接する タイミング仮説のウィンドウに転回できるので、転回速 50

度も最小化される。

【0043】さらに、サーチ動作の第1段階では、有望 な仮説を含むことが発見されたウィンドウの反復的なサ ーチ検証は行われない。その代わり、本発明の好適な実 施形態によると、サーチャ制御プロセスの第2段階にお いて、CPUが第1段階の間に識別した有望な仮説の質 を検証する動作が、専用サーチャ回路に割り当てられ る。かかる検証は、第1段階の結果、評価の高い順に実 行され,これにより,最も有望な仮説が最初に評価され る。本発明の他の実施形態によると, 第1段階の間に発 見されたベスト4の仮説が4つのサーチャ回路により並 列的に検証される。本発明の上記実施形態にかかる2段 階サーチ方法においては,サーチ動作を比較的一定した 時間内に行うことが可能であり、またそのサーチ動作も 過度に複雑なものでもない。加えて、デュアルモードC DMA/アナログ移動局においては、CDMAシステム が利用できない時に、アナログシステムを取得するため のアナログモードへの切り換えの必要性を直ちに認識す ることができる。

【OO44】本発明の別の実施形態によると、PN期間 は、利用可能なサーチャ回路の数よりも多く区分され、 そして、検証動作は、初期サーチ動作から分離された異 なる段階において実行されるのではない。すなわち。サ ーチャ回路が,所定のしきい値を超える累積値を有する 仮説を含むウィンドウを発見すると,サーチャ回路は直 ちにその仮説を含むウィンドウの検証分析を開始する。 サーチャ回路がPN期間区分内のすべてのサーチウィン ドウの評価を完了すると、CPUはそのサーチャ回路に 別のPN期間区分を割当てる。あるサーチャ回路は他の サーチャ回路よりも早くそのサーチを完了するので、検 証に必要なウィンドウの数次第によっては、より小さな PN期間区分によりサーチャ資源配分を柔軟にかつ効率 的に行える。さらに,この方法によると,良い仮説が最 初にサーチされた P N期間区分の一つの最初のウィンド ウに配置されていると, 移動局が非常に早くパイロット チャネルを得ることができる機会があるという顕著な利 点が得られる。

【0045】本発明のさらに別の実施形態によれば、第 1段階のサーチ動作を3つの同等サイズのPN期間区分 で実行するように、3つのフィンガ/サーチャ共有回路 に割り当てている。専用サーチャ回路は、フィンガ/サ ーチャ共有回路により有望な仮説が発見されると、すぐ に転回して、別のウィンドウのサーチ結果を検証するロ ーミング (散策) 検証装置としてのみ使用される。かか る構成により,フィンガ/サーチャ共有回路が所定のし きい値以上の累積を伴う仮説を含む最初のウィンドウを 識別するとすぐに、専用サーチャ回路はその発見を検証 することができ、移動局に直ちにパイロットチャネルを 取得させることができる。

[0046]

12

【発明の実施の形態】以下に添付図面を参照しながら本 発明にかかるCDMAモデム回路の好適な実施形態につ いて詳細に説明することにする。なお、以下の説明及び 図面において、同一の機能構成を有する部材については 同一の参照番号を付することにより重複説明を省略す る。

【0047】図1は、本発明の第1の実施形態にかかる符号分割アクセス(CDMA)ワイヤレス電話10を示す機能ブロック図である。なお、図1に示す機能ブロック図は、デュアルモードセルラ及びPCS電話などを含む本発明の他の実施形態にかかる種々のワイヤレス電話にも適用することが可能である。

【0048】本発明の第1の好適な実施形態によれば、 無線信号は,アンテナ12で受信され,次いで無線周波 数 (RF) 送受信 (RF TX/RX) 回路14におい て、フィルタ処理、低周波へのミキシング処理、自動利 得制御、I及びQ復調処理(合成受信信号をその同位相 (I) 成分及び直交位相(Q)成分に分離する処理)な どの各種処理を行った後、アナログフロントエンド(A FE) 18においてアナログ信号からディジタル信号に 変換され,CDMAモデム回路(CMC)22に供給さ れる。CMC22は中央処理装置(CPU)23の制御 を受けながら、I及びQ信号を復調して、インタリーブ ド信号流れに変換し、このインタリーブド信号流れは、 本発明の第1の好適な実施形態に従って, ディジタル信 号プロセッサ(DSP)26によって、逆インタリーブ 処理,ビタビ復号化処理の後,符号/復号器(CODE C) 30によって音声信号に復号され、この音声信号が インタフェース制御装置34によって制御可能に増幅さ れて、電話のスピーカ36を介して出力される。同様 に、電話のマイクロホン38が通話者の音声を検出する と、その音声はワイヤレス電話10を介して上記と逆の パスをたどって発信される。キーパッド39及び表示装 置40は、従来通り、通話者による入出力操作のために 設けられている。

【0049】図2は、図1に示すCMC22の受信パスの構成要素を示す図である。他の構成要素のうち特に、CMC22は、サーチャ回路50、組合わせフィンガ/サーチャ回路52、組合わせフィンガ/サーチャ回路54、組合わせフィンガ/サーチャ回路56、及び自動利得制御装置(AGC)58を含み、これら全てはIAFEパス60及びQAFEパス62を介してディジタル信号を並列的に受信する。本発明の第1の好適な実施形態によれば、CMC22は前述のAFEインタフェース回路

(図示せず)を含み、この回路は I AFEパス 60 及び QA FEパス 62 の信号がいかなる D C バイアスも含むことがないように、AFE 18 (図 1) から受信する I 及び Q 信号から D C バイアス (オフセット)を除去する。

【0050】サーチャ回路50は、他の機能のうち特に、パイロットチャネル取得を補助する役割を果たす。

3つの組合わせフィンガ/サーチャ回路52,54,5 6は、多重パスソース及び他の基地局からのトラフィッ クチャネルデータを復調すると共に、本発明に従ってサ ーチャモードによる動作中,パイロットチャネルの取得 を補助する役を果たす。AGC58は,受信信号の受信 状態を改善するために使用する利得の調整を行う。演算 ユニット59は,サーチャ回路50及び組合わせフィン ガ/サーチャ回路52,54,56に対して数学的サポ ートを提供する。また、СМС22は、ランダムアクセ スメモリ (RAM) 92及びレジスタ94を含むメモリ 90を含み,これらのメモリ90を介してCMC22の 各構成要素と他の各構成要素及びCPU23(図1)と の通信パス(図示せず)が形成されている。CMC22 の各構成要素は,メモリ90内にそれぞれ別々に指定さ れたメモリ空間を有している。さらに,状態マシン96 は,構成要素の選択及びその使用を可能にする機能や, マルチプレクサを動作させる機能や,構成要素間のデー タ移送を管理する機能などのCMC22の異なる構成要 素の機能を指揮監督する。

【0051】なお本発明で使用する数字は、それが2進数である場合、その記憶は2の補数として行われる点に注意されたい。2の補数による記数法によって数を表す方法は、本発明が属する分野の当業者であれば良く理解するところであり、ここでの詳細説明は省略する。さらに、本明細書の以下の記載において参照する回路の詳細なブロック図は、2の補数表記法をサポートするために必要な論理回路を示していない点に注意されたい。その理由は、論理回路を示すことが不必要に複雑さを加えることになるからである。

30 【0052】コンバイナ80は、パス64、66を介して移動局に対しファイン同調時間のトラッキング情報を与えるため、フィンガデータを結合すると共に、フィンガとサーチャの時間トラッキング情報を結合する。コンバイナ80から出力された結合フィンガデータは、DSP26(図1)に送られ、そこで逆インタリーブ処理、ビタビ復号化処理、及びディジタル音声復号化処理などの各処理を受ける。コンバイナ80の構成要素は、RF

TX/RX14 (図1)で使用される周波数エラー情報を発生して、受信信号の周波数を自動的にトラッキングする。コンバイナ80は、共通回路を共有する3つの異なるコンバイナから構成されている。第1のコンバイナは、組合わせフィンガ/サーチャ回路52、54、56からの周波数エラーデータを結合する周波数エラーコンバイナであり、第2のコンバイナは、フィンガ/サーチャ回路52、54、56からのデータシンボル(記号)を結合するシンボルコンバイナであり、第3のコンバイナは、基地局から伝送されるパワー制御ビットを結合して、移動局の伝送パワーを調整するパワー制御コンバイナである。

50 【0053】図3は、図2に示すサーチャ回路50の機

30

50

14

能ブロック図である。図示のように,受信信号 I AFE及 びQAFEは、PN乗算器100に入力されて、そこでIP N及びQPNシーケンスと複合的に乗算される。これら IP N及びQPNシーケンスは、ローカル発生PNシーケンス と言われ、タイミング発生器170によってチップレー トで発生するのが好ましい。タイミング発生器170 は、CPU23 (図1) 及びコンバイナ80 (図2) か ら制御情報を受ける。CPU23は、特定のレジスタ場 所94 (図2) を介して初期仮説タイミング情報を与 え、コンバイナ80はファイン同調トラッキング調整を 行う。 I AFE及び QAFEは、デスプレッディングの初期段 階として、 I PN及びQPNシーケンスと複合的に乗算した 後、ISERCHER及びQSERCHERが比較結果として出力さ れ、コヒーレント累算器110に送られる。この累算器 は、特定のレジスタ場所94(図2)を介してCPU2 3が特定する期間 I SEARCHER及びQSEARCHERを累算する ことによってデスプレッディング過程を完了する。

【0054】コヒーレント累算処理の後、累算された I SEARCHER及びQSEARCHERの値(以下、I COH及びQCOHとして言及する。)は、演算ユニット59(図2)に与えられ、そこで結合累算の振幅が計算される。この振幅計算の後、演算ユニット59(図2)は、この振幅を多機能比較器/ロジック回路120に与える。さらに I COH及びQCOHも、この多機能比較器/ロジック回路120に与えられる。この多機能比較器/ロジック回路120に与えられる。この多機能比較器/ロジック回路120では、次の動作が行われる。すなわち、振幅の推定、初期ダンプしきい値の比較、ノンコヒーレント累算、ローカル最大値検出、及び3つの最大値の分類が行われる。そして最後に、サーチャ回路50によって得られた結果はメモリ92(図2)に書き込まれる。

【0055】図4は、サーチャパイロットチャネル取得 過程299のフローチャートである。サーチャパイロッ トチャネル取得過程299の初期状態はアイドル状態で ある (ステップ300)。サーチャパイロットチャネル 取得過程299は、CPU23(図1)がサーチャ回路 50 (図3) にサーチの実行を指令しない限り、アイド ル状態にある。新たなサーチを開始するため、CPU2 3 (図1) は、新たなタイミング基準及びサーチウィン ドウサイズをレジスタ94(図2)の一つに書き込み, タイム基準に転回して (ステップ310) 動作を開始す るようサーチャ回路50(図3)を促し、レジスタ94 (図2) の一つに記憶されている新たなタイミング基準 に従ってタイミング発生器170(図3)に IPN及びQ PNを出力させる。サーチャ回路50(図3)が新たなタ イミング基準に転回した後、PN乗算器100は受信信 号 I AFE及びQAFEとローカルに発生したPNシーケンス I PN及びQPNとの複合的な乗算を開始する。なお、本明 細書において、PN乗算器100の詳細なブロック図を 示す図5の説明に関して、用語"乗算"及び乗算シンボ ル (*) を2進値に対して用いる場合には、これらは2 進値に適用される排他的論理和演算を意味することに注意されたい。この2進数に適用される排他的論理和演算については、本発明の属する分野の当業者であれば良く理解するところであり、これについての詳細説明は省略する。

【0056】IAFE及びQAFEシーケンスがPN乗算器1 00に入力されると、これらシーケンスの値はそれぞれ レジスタ500、550に保持される。これらレジスタ は I AFE及び QAFEの ON __ T I ME 値及び LATE (1 /2チップ遅延) 値を多重化するための選択ラインを含 んでいる。サーチャ回路50(図3)は2つの仮説を同 時に評価する能力を有している。本発明の第1の好適な 実施形態にかかるサーチャ回路50(図3)は、それ自 身で十分高速に2つの仮説を同時に評価することができ るため, 別途ハードウェアを付加する必要はない。 な お、ここでは、第1の仮説をON_TIME仮説、第2 の仮説をLATE仮説と称することにする。ON_TI ME仮説とは、ローカル発生PNシーケンスと仮説的同 期状態にある受信PNシーケンスのクロックによって評 価される仮説を言い、LATE仮説とは、ON_TIM E仮説のクロックに関して約1/2クロック期間遅れた ローカル発生PNシーケンスのクロックによって評価さ れる仮説を言う。

【0057】IAFEデータはレジスタ500にラッチされた後、2つのロジック回路510、520に送られ、ローカル発生のIPN及びQPNそれぞれと乗算が行われる。同様に、QAFEデータはレジスタ550にラッチされた後、2つのロジック回路560、570に送られ、ローカル発生のIPN及びQPNそれぞれと乗算が行われる。ここで、QPNはQPNの補数を表すものとする。この乗算処理後、信号は加算器回路530、580によって結合される。これら乗算項の結合によって、ローカル発生のPNシーケンスと結合した新たなI及びQシーケンスが生まれる。この新たなI及びQシーケンスが生まれる。この新たなI及びQシーケンス、すなわちISERCHER及びQSERCHERはタイミング比較の結果を表し、以下の式によって定義される。

I SEARCHER = I AFE * I PN + QAFE * Q P N

QSEARCHER = I PN * QAFE + I AFE * QPN 【0058】加算器回路530,580で結合された後,新たなI SEARCHER及びQSEARCHERシーケンスはそれぞれレジスタ540,590に記憶される。そひて,これらレジスタ540,590からの出力は,コヒーレント累算器110(図6)の入力となる。

【0059】ここで図4に戻ると、サーチャ回路50(図3)は初期集積時間とし定義される期間にわたり累算処理を開始する(ステップ320)。この初期集積時間期間は、CPU23(図1)によってメモリレジスタ94(図2)の一つに特定され、第1のコヒーレント集積期間を定義する。すなわち1成分及びQ成分は別々に

40

16

累算される。コヒーレント累算器110の詳細なブロッ ク図を示す図6において、ISEARCHER及びQSEARCHIER の値(ON TIME及びLATE値によって多重化さ れた値)は、それぞれ対応する加算器620及び625 に送られる。なおマルチプレクサ610,615は、そ れぞれ I SEARCHER及びQSEARCHIERの値に累算される値 を選択するものである。そして、このデータ値が累算さ れる最初の値である場合には、マルチプレクサ610, 615はKさんき620, 625の第2入力としてゼロ 入力を選択し、そのほかの場合は、マルチプレクサ61 0, 615は, 加算器620, 625に加算される値に 対応する値を選択する。加算処理後、加算器620、6 25の出力は、累算される値に応じて対応するレジスタ 630,650,670,または690に置かれる。な お、以下の説明において、累算されるコヒーレント値を I ON_TIME_COH, I LATE_COH, QON_TIME_COH, QLATE_C OHと称することにする。さらに,これらレジスタの出力 をマルチプレクサ610,615の入力に接続するため の帰還ループ (図示せず) が設けられている。

【0060】ここで再び図4を参照する。サーチャ回路 50 (図3) は、初期集積時間の累算を監視し、コヒー レント累算器110(図6)が初期集積時間における累 算処理を完了したか否かを判定する(ステップ33 0)。もし、完了していなければ、累算処理を継続す る。もし、完了していれば、サーチャ回路50は累算の 振幅を推定する (ステップ340)。この振幅推定は多 機能比較器/ロジック回路120 (図3) において行わ れる。

【0061】図7は、多機能比較器/ロジック回路12 0 の詳細なブロック図である。多機能比較器/ロジック 回路120は、振幅推定器として機能するとき、ベクト ルの振幅 (ICOH+jQCOH) を推定する。ここで, jは 虚素単位、√ (-1) を示す。この振幅推定には次の式 を用いる。

[0.062] MAX (| ICOH|, | QCOH|) +1/2 MIN (| ICOH |, | QCOH |)

ここで、MAX (a, b) は2つの値a, bのうち大き いものを表し、MIN(a, b)は2つの値a, bのう ち小さいものを表す。また, I COH及びQCOHは,それぞ れI及びQのPNシーケンスのコヒーレント累算を示 す。

【0063】マルチプレクサ790は、ライン792か ら I ON_TIME_COHの値を選択し、マルチプレクサ840 は、ライン841からQON_TIME_COHの値を選択する。 ここで, ION_TIME_COH及びQON_TIME_COHの値は,上式 の変数 I COH及びQCOHのON_T I ME値に対応する。 同様に、LATE仮説の分析では、ILATE_COH及びQLA TE COHの値が用いられる。

【0064】マルチプレクサ790、840が2つの値 を選択すると、これらの値は絶対値回路800、850

に送られる。これらはそれぞれに対する入力の絶対値を 計算する。次いで、比較器810は2つの絶対値を比較 し、2つのうち何れが小さいかを判定し、その後、ディ バイダ860,865に接続されているCTRLライン 861、866は、2つのディバイダの一つを選択し、 上記式に従って小さい方の値を分割する。例えば、ON __TIMEの場合,もしION_TIME_COHの値がQON_TIME _COHの値より小さければ、CTRLライン866はディ バイダ865によって I ON_TIME_COHの絶対値を2つに 分割させる。絶対値回路800,850はION_TIME_CO H及びQON_TIME_COHの値を加算器740の入力にフィー ドバックする。この場合、ION_TIME_COHの値は、まず ディバイダ860を通って2つに分割され、次いでマル チプレクサ730を通ってフィードバックされ、他方、 QON_TIME_COHの値は、ディバイダ860を通り、修正 されずにフィードバックされる。加算器740はこれら 2つの値を結合し、振幅の推定を行う。次いで、推定さ れた振幅は初期ダンプ振幅 (E.D.AMPON_TIME) レジスタ750に記憶される。この過程は、LATE仮 説コヒーレント累算についても反復され、推定された振 幅はE. D. AMP LATEレジスタ760に記憶され る。多機能比較器/ロジック回路120の他の全ての機 能では、要素800、850、860及び865は単に データを修正せずに通過させるだけである。

【0065】ここで、再び図4を参照する。初期集積時 間における累算の振幅推定(ステップ340)の後、こ の振幅はメモリ94 (図2) の一つに記憶されている初 期ダンプしきい値と比較される(判定ステップ36 0)。ここで、再び図7を参照すると、マルチプレクサ 790は2つの推定振幅の一つ、レジスタ750からの 30 ON_TIME, またはレジスタ760からのLATE の何れかを選択し、マルチプレクサ840は、メモリレ ジスタ94 (図2) の一つから初期ダンプしきい値を伝 送する初期ダンプしきい値ライン843を選択する。絶 対値回路800,850は2つの値を修正せずに比較器 810へ送り、この比較器は2つの値を比較して、その 結果をRAMメモり92 (図2) に書き込む。この比較 処理は第2番目の2つの推定された振幅(ON_TIM EまたはLATE)についても反復される。

【0066】再び図4を参照する。判定ステップ360 において、もし2つの推定振幅の少なくとも一つが初期 ダンプしきい値に等しいかまたはそれより大きい場合に は、仮説の評価(累算)を継続する(ステップ35 0)。本実施の形態にかかるサーチャ回路50(図3) の設計から見て、二つの仮説を連続的に評価しても、一 つの仮説を評価する場合に比較して大きなコストを発生 させるものではないことは明らかである。もし、2つの 仮説の何れも初期ダンプしきい値に等しくなく、また大 きくもない(すなわち, 比較結果が否)の場合には、サ 50 ーチャ回路50(図3)は、図7のノンコヒーレント累 (10)

17

算器レジスタON_TIME770及びLATE780 の両者をゼロ値に戻す。これら2つのレジスタは以下に 説明するように,サーチャ回路50(図3)において, 後続のローカル最大値決定を確実に行うために,現在の 仮説評価中に使用されていない場合にもゼロ値に戻され る。もし、2つの推定振幅の少なくとも一つが初期ダン プしきい値に等しいか、またはそれより大きい(すなわ ち,比較結果が是)の場合には,サーチャ回路50(図 3) は、集積時間期間コヒーレント累算を開始する(ス テップ350)。この集積時間は、ステップ320で最 10 初に開始されたコヒーレント累算の続きであるから,初 期集積時間を含んでいる。そして、サーチャ回路50

(図3) は、集積時間の累算が完了したかをチェックし 続ける(判定ステップ355)。もし、集積時間の累算 が未完(すなわち,比較結果が否)であれば,サーチャ 回路50(図3)は累算を継続する。もし、集積時間の 累算が完了(すなわち、比較結果が是)であれば、コヒ ーレント累算の振幅を演算ユニット59(図2)によっ て計算する (ステップ395)。ここで、この振幅計算 は,初期集積時間の累算に関する振幅ついて行われる振 幅推定とは違うものであること注意されたい。本発明の 第1の好適な実施形態によれば、演算ユニット59 (図 1) はCORDIC演算処理を行うものである。

【0067】演算ユニット59(図2)が振幅計算を完 了した後,その結果はRAMメモリ92(図2)に振幅 を書き込むことによって、サーチャ50(図3)に返さ れる。RAMメモリ92(図2)に書き込まれた振幅の 計算結果を用いて、サーチャ回路50はノンコヒーレン ト累算を開始する(ステップ400)。ノンコヒーレン ト累算は、演算ユニット59によって計算された振幅の コヒーレント累算器110 (図3) による累算である。 ノンコヒーレント累算の期間は,メモリレジスタ94 (図2) の一つによって特定される。図7において、多 機能比較器/ロジック回路120におけるノンコヒーレ ント累算は、初期化位相及び累算位相の2つの位相で動 作が行われる。この初期化位相動作では、マルチプレク サ730はその入力としてハードワイヤドゼロ (0) を選択し、それを加算器740に出力する。マルチプレ クサ840はAMP FROM ARITHMETIC UNIT RAMライン844を選択し、この振幅値 40 を絶対値回路850に送り、絶対値回路844はこの入 力を修正せずにディバイダ860に送り、このディバイ ダ860はその振幅値を修正せずに加算器740に送 る。加算器740は、振幅値にゼロを加え、その値を、 それを評価している仮説に従って、ノンコヒーレント累 算NON_COH_ACC ON_TIMEレジスタ770また はノンコヒーレント累算NON__COH__ACC LATE

【0068】多機能比較器/ロジック回路120が累算 位相で動作している間、マルチプレクサ790は、評価 50

レジスタ780の何れかに記憶する。

している仮説に基づいて、その入力としてレジスタ77 0または780の何れかを選択する。この入力ノンコヒ ーレント累算の値は、絶対値回路800、ディバイダ8 65,及びマルチプレクサ730を修正なしに通過した 後,加算器740に入力され,この加算器において,絶 対値回路850及びディバイダ865を修正なしに通過 してきたライン844からのAMP FROMARIT **HMETIC UNIT RAMの値に加えられる。そ** して、加算器740による加算結果は、レジスタ770 または780の何れかに記憶される。

【0069】再び図4を参照する。サーチャ回路50 (図3) は、メモリレジスタ94 (図2) の一つに記憶 されているノンコヒーレント集積時間の値に基づいて, ノンコヒーレント累算が完了したか否かを判定する(判 定ステップ410)。もし、ノンコヒーレント累算が完 了していなければ、全コヒーレント累算期間が終了する まで、コヒーレント累算を継続し、ノンコヒーレント累 算に対し追加の演算ユニットによる計算を行い振幅を算 出する。ノンコヒーレント累算が完了している場合は、 サーチャ回路50(図3)は、ローカル最大値があるか どうかを調べる(ステップ415)。ローカル最大値 は、評価している振幅よりもその直前直後の振幅が小さ いときに存在する。図7において、多機能比較器/ロジ ック回路120のローカル最大値検出器機能は,ノンコ ヒーレント累算によって発生されるON_TIME及び LATE振幅と称する2つの振幅と,前仮説累算(前L ATE)において発生されたLAST振幅と称する第2 の2つの振幅及びライジングラストフラグ(RLF)

(図示せず。) と称する自動的に発生される特定フラグ とを比較して、ローカル最大値を決定する機能を備えて いる。RLFは,TRUE(真)またはFALSE

(偽) の何れか一つの値を取る。もし、RLFが真であ れば,LAST振幅(前ON_TIME)直前の仮説評 価の振幅の大きさは,LAST振幅より小さく,そうで なければRLFは真である。LAST振幅及びON_T IME振幅のローカル最大値状態は、ローカル最大値の 検出を行う毎に決定される。

【0070】最初の一連の動作において,多機能比較器 /ロジック回路120はLAST振幅の状態を決めるこ とができる。マルチプレクサ790は、その入力とし て,メモリ94(図2)の一つからLAST振幅を与え るLAST AMPライン791を選択する。マルチプ レクサ840は,レジスタ770からON_TIME振 幅値を与えるNON_COH_ACC ON_TIMEライン8 46を選択する。2つの値は、2つの絶対値回路80 0,850を修正なしに通過した後,比較器810で比

【0071】図8には、ローカル最大値検出において、 3つの振幅を評価する際に起こりうる幾つかの異なる可 能性が示されている。図8において,符号901で示す

30

状態は,LAST振幅がON_TIME振幅より大き く,かつRLFが真であるから,LAST振幅がローカ ル最大値であることを示している。この時,LATE振 幅は、このLAST振幅の評価には無関係である。ON _TIME振幅の状態を決定するとき,もしLAST振 幅がON_TIME振幅より大きければ,ON_TIM E振幅はローカル最大値ではない。上記の場合のほかに は,符号902または符号903で示す場合がある。符 号903の場合はON_TIME振幅がローカル最大値 である場合を示している。符号902の場合と符号90 3の場合を区別するために、マルチプレクサ790は、 レジスタ770からON_TIME振幅の値を与えるN ON_COH_ACC ON_TIMEライン775を選択し, マルチプレクサ840はレジスタ780からLATE振 幅を与えるNON_COH_ACC LATEライン847 を選択する。比較器810はこれら2つの値を比較し て,メモリにその結果を記憶し,次のローカル最大値機 能のためにRLFをセットする。

【0072】再び図4を参照すると、サーチャ回路50(図3)は、ローカル最大値を検出するために調査を行った後、2つの振幅の中の一つ(LAST振幅またはON_TIME振幅)がローカル最大値であると決定されたか否かを調べる(判定ステップ419)。2つの振幅の何れもがローカル最大値ではないと決定された場合には、サーチャ回路50は、LAST振幅を更新する(ステップ418)。これに対して、2つの振幅の何れかがローカル最大値であると決定された場合には、サーチャ回路50は検出されたローカル最大値が、現在のウィンドウに関してこれまでに見つけられた3つの最も大きい最大値の一つに該当するか否かを調査する(判定ステップ416)。

【0073】ローカル最大値の決定動作の後に、LAST振幅とON_TIME振幅のローカル最大値の状態、すなわち、これらの値のうちの一つがローカル最大値であるか否かが判明する。LAST振幅またはON_TIME振幅のいずれかがローカル最大値であると、その値が現在のサーチウィンドウに関してこれまでに発見された3つの最も大きい振幅(それぞれのタイミング位置(オフセット)と共に)のメモリ90(図2)に記憶さられている優先待ち行列と比較される。図7において、マルチプレクサ790はその入力としてライン791(LAST振幅がローカル最大値であった場合)またはライン775(ON_TIME振幅がローカル最大値であった場合)の何れかを選択し、マルチプレクサ840はAMP FROM PRIORITY QUEUEライン845を選択する。

【0074】上記比較では、先ずAMP ROM PR IORITY QUEUEライン845からメモり90 (図2)の優先待ち行列中の最大振幅が入力される。絶対値回路800、850は、入力された2つの値を修正 50

せずに通過させる。比較器 8 1 0 はこの 2 つの値を比較し、その比較結果に応じて、異なる事象が発生する。すなわち、ローカル最大値が優先待ち行列中の振幅よりも大きい場合には、優先待ち行列は優先待ち行列中の 2 番目に大きい振幅をタイミングオフセットと共に優先待ち行列中の 3 番目に大きい振幅の位置に移し、この優先待ち行列中の 3 番目に大きい振幅とタイミングオフセットを廃棄するよう指示される。次いで、優先待ち行列中の最大振幅とタイミングオフセットは、優先待ち行列中の2 番目に大きい振幅とタイミングオフセットは、優先待ち行列中の2 番目に大きい振幅とタイミングオフセットは、優先待ち行列中の最も大きい振幅とタイミングオフセットは、優先待ち行列中の最も大きい振幅とタイミングオフセットは、優先待ち行列中の最も大きい振幅とタイミングオフセットの位置に書き込まれる(図 4 のステップ 4 1 7)。

【0075】これに対して、ローカル最大値が優先待ち行列中の最も大きい振幅よりも大きくない場合には、マルチプレクサ840はAMP FROM PRIORITYQUEUEライン845を介して優先待ち行列中の2番目に大きい振幅を受け取り、この振幅が比較器810によってローカル最大値と比較される。もし、ローカル最大値がこの優先待ち行列中の2番目に大きい振幅とり大きければ、優先待ち行列は、優先待ち行列中の現在の2番目に大きい振幅とタイミングオフセットとを優先待ち行列中の3番目に大きい振幅の位置に移し、ローカル最大値とタイミングオフセットを優先待ち行列中の2番目に大きい振幅とタイミングオフセットの位置に書き込むよう指示される(図4のステップ417)

【0076】最後に、もしローカル最大値が優先待ち行列中の2番目に大きい振幅より大きくない場合には、マルチプレクサ840はAMP FROM PRIORITYQUEUEライン845を介して優先待ち行列中の3番目に大きい振幅をうけとり、この振幅が比較器810によってローカル最大値と比較される。もし、ローカル最大値がこの優先待ち行列中の3番目に大きい振幅より大きければ、ローカル最大値とタイミングオフセットが、この優先待ち行列中の3番目に大きい振幅とタイミングオフセットの位置に上書きされる(図4のステップ417)。そして、ローカル最大値がこの優先待ち行列中の3番目に大きい振幅より大きくなければ、このローカル最大値は、単純に廃棄される。

【0077】もちろん、本発明の他の実施形態では、待ち行列を分類する方法を含むことも可能である。図4において、ローカル最大値が見出された3つの最も大きい値の一つであるかどうかに関して、サーチャ回路50(図3)は、レジスタ94(図2)のLAST振幅を更新する(ステップ418)。もし、ウィンドウのサーチ全てが完了していれば(判定ステップ370)、サーチャ回路(図3)は、CPU23(図1)に対して中断を指示してアイドル状態に戻る(ステップ300)。これに対して、ウィンドウサーチが未完であれば、サーチャ

ት 22

回路50(図3)は、タイミング仮説に関する現在のウィンドウサーチにおいて次のタイミングに転回して新しい一対の仮説評価を開始し(ステップ390)、初期集積時間の累算を再度開始する(ステップ320)。

【0078】図4に示されるサーチャパイロットチャネルのサーチプロセス299に関するフローチャートは、サーチャ回路50(図3)がパイロットチャネルPNシーケンスを走査する際の動作を示している。移動局と基地局との同期後、サーチャ回路50は、ホーム基地局以外の基地局からパイロットチャネルPNシーケンスを走査する。この他の基地局(代替基地局)は、移動局がホーム基地局の有効範囲を外れた場合に、コール接続の継承を行うために使用される。サーチャ回路50は、代替基地局の走査を行う際に、実質的に同一のパイロットチャネルのサーチプロセス299を実行する。

【0079】図9は、組合わせフィンガ/サーチャ回路 52 (図2) の高レベルブロック図である。組合わせフ ィンガ/サーチャ回路54,56のプロック図も,組合 わせフィンガ/サーチャ回路52のものと実質的に同じ である。入力信号 I AFEと QAFEは、P Nマルチプライヤ 190に送られてIPNおよびQPNシーケンスと乗算され る。なお I PNおよび QPNシーケンスはローカル発生され たPNシーケンスであり、タイミング発生器200によ りワイヤレス電話にて作成されたものである。また、タ イミング発生器200は、CPU23 (図1) とコンバ イナ80(図2)から制御情報を受けとるが、CPU2 3からは、初期仮説タイミング情報が所定のレジスタ位 置94(図2)経由で供給され、コンバイナ80からは 同調トラッキング調整情報が供給される。デスプレッデ ィング処理の初期段階として,信号 I AFEと QAFEが I PN およびQPNで乗算された後、IFINGERおよびQFINGER が、PLL/コヒーレント累算器210, DLL/ノン コヒーレント累算器回路220,データ復調器230へ 出力される。図示のように、DLL/ノンコヒーレント **累算器回路220には,遅延ロックループ減算器22** 2. DLLエラー累算器/ノンコヒーレント累算器22 4, 多機能比較器225, 先行/遅延部226が設けら れている。DLL/ノンコヒーレント累算器回路220 の多機能比較器225からのロック検出比較結果は,ロ ック検出論理部260に入力される。組合わせフィンガ /サーチャ回路52のデータ復調器230では,入力信 号ウォルシュコードが復調されて、デウォルシュ信号が シンボルデータに変換される。データ復調器230は、 基地局からのワイヤレス電話へ送信される出力制御シン ボルデータを作成する。

【0080】PLL/コヒーレント累算器210とDL L/ノンコヒーレント累算器回路220は、組合わせフィンガ/サーチャ回路52の動作モードに従って動作する。データ復調モード(フィンガ動作モード)の場合には、PLL/コヒーレント累算器210が位相ロックロ ープ (PLL) 回路として動作する。PLL/コヒーレ ント累算器210は、入力信号 IAFEとQAFEに対して、 ローカル発生したPNシーケンスIPNとQPNにおける位 相角エラーをトラッキングし、かつロック検出のための 受信信号強度表示(RSSI)信号の作成を支援するた めに使用される。これに対して、サーチャ動作モードの 場合,PLL/コヒーレント累算器210は,所定期間 にPNシーケンスIFINGERとQFINGERをそれぞれ累算す るコヒーレント累算器として動作する。DLL/ノンコ ヒーレント累算回路220は、データ復調(フィンガ動 作) モードの場合には、組合わせフィンガ/サーチャ回 路52のトラッキング精度の遅延ロックループ(DL L) 回路として動作する。またサーチャ動作モードの場 合は、DLL/ノンコヒーレント累算器回路220は、 ノンコヒーレント累算器,初期ダンプしきい値比較器, 最大検出器、ロック検出比較器として動作する。ノンコ ヒーレント累算器としては、DLL/ノンコヒーレント **累算器220は,コヒーレント累算にて累算されたPN** シーケンスの振幅値を累算する。多機能比較器225 は、以下に説明するフィンガ動作ロック信号の作成を支 援するとともに、初期ダンプしきい値の比較、最大振幅 判断の算定を行うため使用される。

【0081】次に、まず組合わせフィンガ/サーチャ回路52のフィンガ動作モードについて説明した後に、サーチャ動作モードで動作する組合わせフィンガ/サーチャ回路52の動作について説明する。組合わせフィンガ/サーチャ回路52のフィンガ動作モード機能には、データ取得のための多回線信号などの受信データ信号を復調する動作が含まれる。組合わせフィンガ/サーチャ回路52がフィンガ動作モードのときは、支援データ信号のロック保持、受信データ信号の4相移相シフトキー(QPSK)、データ信号のウォルシュコード除去、データ信号の復調を行う。フィンガ動作モードの組合わせフィンガ/サーチャ回路52は、その4個の主要構成要素、すなわち、PLL/コヒーレント累算器210、DLL/ノンコヒーレント累算器回路220、データ復調器230、ロック検出論理回路260を使用する。

【0082】図10は、組合わせフィンガ/サーチャ回路52のPN乗算器190の詳細ブロック図である。ただし、本明細書において、2値に適用される「乗算」および乗算記号(*)は、排他的論理和を意味するものとする。当然ながら、2値の排他的論理和演算は、本発明が属する分野の当業者であれば容易に理解できるので、ここでは詳細説明を省略する。

【0083】 IAFEとQAFEシーケンスがPN乗算器190に入力されると、IAFEとQAFEのON_TIME、EARLY (1/2 チップだけ先行)、LATE (1/2 チップだけ遅延)を多重するための選択パスをもつレジスタ860と910にそれぞれの値が保持される。レジスタ860にラッチされた後、IAFEデータは2つの論

理部870と880へ送られて、それぞれローカル発生された I PNと QPNと乗算される。同様に、レジスタ910にラッチされた後、QAFEデータは2つの論理部920と930へ送られて、それぞれローカル発生された I PNと Q PNと乗算される。なお、Q PNは、QPNのバイナリー補数を意味する。かかる乗算処理の後、加算器890と940で信号は加算される。乗算値の加算処理の結果、ローカル発生された P Nシーケンスと合成された新規の I シーケンスと Qシーケンスが得られる。新規の I シーケンスと Qシーケンスは、 I FINGERと Q FINGERで言及されるタイミング比較結果を表しており、以下の式により定義される。

I FINGER = I AFE * I PN + QAFE * Q P N

QFINGER = IPN * QAFE + IAFE * QPN 【0084】加算器890と940で加算された後, IFINGERとQFINGERシーケンスはそれぞれレジスタ900 および950からの出力値は、それぞれ、PLL/コピーレント累算器210(図11)、DLL/ノンコピーレント累算器回路220(図13)、データ復調器230(図12)の入力信号となる。

【0085】ここで、ローカル発信とデスプレッドされ たIFINGERとQFINGERとの間の適当な位相を維持 するのに使用されるPLL/コヒーレント累算器210 の詳細なブロック図を示す図11を参照する。PLL/ コヒーレント累算器210への入力は,PN乗算処理後 の I FINGER及びQFINGERデータシーケンスである。 I FI NGER及びQFINGERデータは、加算器 9 7 0、 1 0 0 0 で それぞれ加算され,レジスタ980,1010にそれぞ **れ記憶される。フィンガモードでは,累算処理は64チ** ップ (1シンボル) について行われることに注意された **い。レジスタ980,1010はそれぞれ2つの信号 I** PLL,QPLLを発生し,この信号は演算ユニット59(図 2) に送られる。同時に、演算ユニット59において、 2つの信号は、まず、無限インパルス応答フィルタ (I IR) によりフィルタリングされて、IREF及びQREFを 生成する。 I I R フィルタの出力である I REF及び QREF は、RAM92 (図2) の記憶場所によって特定される 角度ΘPLLだけ回転される。角度ΘPLLによる回転は周波 数エラー情報を発する。この周波数エラーは、演算ユニ ット59の動作が一旦完了すると、RAM92(図2) に記憶される。この周波数エラーはコンバイナ80の周 波数エラーコンバイナ(図示せず)に送られ,そこでデ ータ取得組合わせフィンガ/サーチャ回路52,54, 56それぞれからの周波数エラーが結合され、平均値が 求められて、タイミング発生器200の調整に用いられ る(図9)。

【0086】図12には、受信信号からウォルシュコードを復調するデータ復調器230の詳細なプロック図が

24 示されている。各データチャネルは, 工業標準T I A/ EIA/IS-95-Aによって定められているよう に、基地局において異なるウォルシュコードによって変 調される。受信データの伝送されるデータチャネルに応 じて、そのデータを変調するため、異なるウォルシュコ ードが基地局において使用される。ウォルシュコード発 生器1050は、使用されるウォルシュコードを特定す る割り当てられたデータチャネルを使って、フィンガシ ンボルクロック及びフィンガチップクロックを入力とし て取り、受信信号に対する適当はウォルシュコードを発 生する。 I FINGER及びQFINGER情報のデータパスは同じ であるから,以下においては,説明を簡単にするため, I FINGERデータが取るパスについてだけ説明する。 I FI NGERデータ及び発生されたウォルシュコードはロジック 1055で乗算される。ロジック1055での乗算は符 号付けした2の補数の乗算であって、前に述べた2進数 の排他的論理和ではないことに注意されたい。ウォルシ ュコードシーケンスとの乗算後、 I FINGERデータはそれ 自身と累算される。累算期間は1シンボルである。累算 の1シンボル期間毎にレジスタ1065は1データシン ボルを発生し、次いでそれ自身をゼロにリセットして、 次のデータシンボルの累算に備える。レジスタ1065 は1チップ時間間隔を意味する "СНІРх8" クロッ クで計時され、加算器1060の出力を8回補足する。 そして、レジスタの出力は加算器1060にフィードバ ックされる。データのシンボルが一旦完了すると、 ISY Mラインに送り出され,さらに I SYMデータはR AM 9 2 (図2)を介して演算ユニット59(図2)に送られ る。演算ユニット59 (図2) において、 I SYM及びQS YMデータが単一のデータシンボルに結合され、RAMメ モリ92 (図2) に書き戻される。演算ユニット59 (図2) がデータシンボルをメモリ92 (図2) に書き 戻した後に、データシンボルはコンバイナ80 (図2) に送り出される。ここで、基地局はパワー制御情報ビッ トをシンボルビットストリームに注入するから、データ ストリームがパワー制御シンボルを含む場合もある。デ ータシンボルは、パワー制御シンボルがパワー制御コン バイナ部において処理されている間に、コンバイナ80 (図2) のシンボルコンバイナ部において処理される。 【0087】図13には、多機能遅延ロックループ(D LL) 回路220の詳細なブロック図が示されている。 多機能DLL回路220は,特にタイミング発生器20 0.(図9)によって発生されるローカル発生のPNシー ケンスのタイミングを調整し、復調されるデータ信号の 信号強度を最大にするために組合わせフィンガ/サーチ ャ回路52 (図9) によって使用される。多機能DLL 回路220は、DLL減算器222への入力として、受 信IFINGER及びQFINGERシーケンスのEARLY及びL ATE仮説を有し、これら受信シーケンスはレジスタ I FINGER_EARLY 1 1 0 0, I FINGER_LATE 1 1 3 0, QFIN

30

40

26

GER_EARLY 1 1 1 0, QFINGER_LATE 1 1 4 0 によって受 信される。マルチプレクサ1145,1150は減算器 1160に入力されるIFINGER及びQFINGERの値を選択 するのに使用される。 I FINGERシーケンスの差を計算す るとき、マルチプレクサ1145はレジスタ1100の 出力を選択し、マルチプレクサ1150はレジスタ11 30の出力を選択する。従って、減算器1160はIFI NGER_EARLY — I FINGER_LATE & QFINGER_EARLY — QFINGE R_LATEを交互に計算する。これらの差分は,一シンボル 期間間(64チップ期間)にわたり、加算器1180、 1200及びレジスタ1190, 1210に累算され る。そして,累算された信号を I DLL_DIFFERENCE及びQ DLL_DIFFERENCEとする。次いで,この累算した差, I DL L_DIFFERENCE及びQDLL_DIFFERENCEは, 各シンボル期間 ごとに一回,DLL減算器222から演算ユニット59 (図2) に送られる。

【0088】演算ユニット59(図2)において、三回のシンボル期間ごとに一回、DLLエラーが発生される。演算ユニット59(図2)は、各シンボル期間ごとに、組合わせフィンガ/サーチャ回路52、54、56(図2)のためにDLLエラーを発生し、この結果、一つのフィンガ/サーチャ回路52(図9)のためのDLLエラーが三回のシンボル期間ごとに更新される。このDLLエラーは、RAMメモリ92(図2)で特定される角のPLLだけ回転した後のIDLL_DIFFERENCE及びQDLL_DIFFERENCEの実部として定義され、次式によって表される。

実数 { (IDLL_DIFFERENCE+jQDLL_DIFFERENCE) * exp (-j \OPLL) } cこで, exp (-j \OPLL) は角 \OPLLによる回転を示

す。

【0089】演算ユニット59は、そのDLLエラーを パス1220ヘDLLエラー累算器/ノンコヒーレント 累算器224の入力部へ戻し、そこでDLLエラー値は 加算器1250で加算されてからレジスタ1260に保 存される。レジスタ1260に格納される累算されたD LLエラーの符号は、以下に説明する2つの状態変数S IGNとSIGN~を作成するのに使われる。累算DL Lエラー値が正または0の場合は、SIGNが真値でS IGN~は偽値となり、その逆も同様である。DLLエ ラー累算器/ノンコヒーレント累算器224により、フ ィンガ動作データ取得中(フィンガ動作モード)でのト **ラッキングエラーが累算される。そして,ABS(絶対** 値)回路1270は、図14において説明される多機能 比較器225において,DLLしきい値と比較するため の累算DLLエラー値の絶対値が算定される。DLLエ ラー累算器/ノンコヒーレント累算器224によりAB S回路1270の出力信号として累算DLLエラー値が 連続的に出力されるが、、その出力信号はシンボルクロ ック期間の所定時間だけ必要となる。シンボルクロック

状態がロードDLL状態にある場合だけ、DLLエラー 累算器224の出力信号が、多機能比較器225により 選択される。シンボルクロックおよびその状態について は、後ほど詳細に説明する。多機能比較器225からの 出力信号は、その多機能比較器225の出力部をゲート とするANDブロック1290を備えた先行/遅延回路 226へ送られる。ANDブロック1290は、シンボ ルクロック状態が比較累算DLLエラー状態のとき、先 行/遅延部226の他の部分を作用させるため、多機能 比較器225の出力信号を通過させるために使われる。

【0090】2つのANDブロック1300と1310は、組合わせフィンガ/サーチャ回路52のタイミング発生器200(図3)を駆動する先行クロック信号(ADV)と遅延クロック信号(DLY)を作成するのに使われる。本発明の好適な実施形態においては、それぞれのADV信号とDLY信号に応じて、ローカルチップクロックが1/8チップ時間だけ先行または遅延される。先行/遅延部226の出力により、コンバイナ80(図2)のシンボルコンバイナ(図示せず。)も駆動され、組合わせフィンガ/サーチャ回路52、54、56の各回路からの異なるシンボルの合成が制御される。なお、DLLしきい値などの各種しきい値以外にも、多機能比較器225には、RUNNING MAX値と演算コニット出力値も入力されて、ロック検出論理部260(図9)に別の出力信号を出力している。

【0091】図14は、フィンガ動作モードで作動する 組合わせフィンガ/サーチャ回路52に作用する多機能 比較器225の機能の説明図である。フィンガ動作モー ド時には、組合わせフィンガ/サーチャ回路52は二つ の比較を実行する。すなわち第1の比較は累算されたD LLエラーと予め設定された許容エラーレベル, すなわ ちDLLしきい値との比較である。多機能比較器225 は,接続線1395から入力される累算DLLエラー値 と、RAMメモリ92(図2)からのDLLTHRSH 線1434から入力されるDLLしきい値とを比較す る。マルチプレクサ1400により比較器1410への 入力としてDLL THRSH線1434が選択される と, 比較器 1 4 1 0 からの出力信号は先行/遅延部 2 2 6 (図7) へ送られる。これに対して第2の比較は、受 信信号の信号強度、すなわち信号ロックの品質の検証で ある。信号ロック状態を決める際には、RSSIが接続 線1390から入力されて、マルチプレクサ1400で 選択され、比較器1410に入力される。本発明の好適 な実施形態においては、マルチプレクサ1430はLO CK HIGH THRSH線1433を入力線として 選択し、その後LOCK LOW THRSH線143 2を選択する。比較器1410では、RSSIが2つの しきい値と比較されて、その結果がロック検出論理部2 60 (図9) へ送られる。ロック検出論理部260 (図 9) は、比較器の結果と現在の信号ロック状態をみて、

(15)

40

28

新規の信号ロック状態を作成する。

【0092】現在の信号ロック状態がNO LOCK で、かつRSSIがHIGH LOCK THRSHよ りも大きいか同じである場合には、信号ロック状態は、 LOCKとなる。同様に、現在の信号ロック状態がLO CKTRSSINHIGH LOCK THRSHLD も大きいか同じである場合には、信号ロック状態は、変 化しない。また,現在の信号ロック状態がNO LOC KでRSSIがLOWLOCK THRSHよりも小さ いか同じである場合でも、信号ロック状態は変化せずN 10 O LOCK状態のままとなる。最後に、現在の信号ロ ック状態がLOCKで、かつRSSIがLOW LOC K THRSHよりも小さいか同じである場合には、信 号ロック状態はNO LOCKとなる。それゆえ、2つ のしきい値により、RSSI中のわずかなゆらぎ変動の 影響を低減させるヒステレシスが形成されるのである。 本発明の好適な実施形態において, ロック検出論理部2 60 (図9) には、前述の機能動作を行うための多数の フリップフロップが装備されている。そして最終的に, ロック検出論理部260(図9)の出力信号は、タイミ ングエラーを調整支援するCMC部のタイミングを制御 できるコンバイナ80 (図2) の周波数エラーコンバイ ナへ送られるのである。組合わせフィンガ/サーチャ回 路52がロック解除状態であるとロック検出論理部26 0が特定する場合は、コンバイナ80では組合わせフィ ンガ/サーチャ回路52のデータ復調器230からのシ ンボルデータが使用されない。

27

【0093】組合わせフィンガ/サーチャ回路52(図9)の第2の動作モードは、パイロットチャンネルをサーチするサーチャ動作モードである。図9は、本発明の好適な実施形態のサーチャ回路50のブロック図であって、サーチャ回路50の主要部は、PNマルチプライヤ100、タイミング発生器170、コヒーレント累算器110、および、増幅判断器、初期ダンプしきい値比較器、ノンコヒーレント累算器、ローカル最大値検出器、3最大値ソータの役目をする多機能比較/論理部120から成る。再び図9を参照すると、組合わせフィンガ/サーチャ回路52は、PNパルチプライヤ190、タイミング発生器200、PLL/コヒーレント累算器210、DLL/ノンコヒーレント累算回路220から成り、初期ダンプしきい値比較器と最大値検出器の機能をオス

れる。組合わせフィンガ/サーチャ回路52(図9)が 所定のタイミング基準値に移ると(ステップ160 5),PNマルチプライヤ190(図9)がそれぞれローカル発生されたPNシーケンスIPNとQPNによる受信 信号IAFEとQAFEの乗算を開始する。組合わせフィンガ /サーチャ回路52(図9)は、一度に1つの仮説を判 断できる。本発明の好適な実施形態においては、組合わ せフィンガ/サーチャ回路52によりON_TIME仮 説が判断されるので、データ復調のときには、EARL ソデータとLATEデータは使用されない。しかしなが ら、EARLYデータとLATEデータは、PNマルチ プライヤ190で作成されている。

【0095】PNマルチプライヤ190(図9)が出力 を開始した後、組合わせフィンガ/サーチャ回路52 (図9) による初期集積時間値の累算が開始される (ス テップ1610)。サーチャ回路50(図3)には、初 期集積時間累算を行える専用コヒレン累算器110(図 3) が設けられているため、組合わせフィンガ/サーチ ャ回路52には、専用コヒーレント累算器が設けられて いない。代わりに、PLL/コヒーレント累算器210 (図9) でコヒーレント累算が行われる。図11のPL L部210の詳細ブロック図において, PLL/コヒー レント累算器210の入力信号は,PNマルチプライヤ 190 (図9) からの I FINGERと QFINGER出力信号であ る。 I 及びQのPNシーケンスは、加算器970と10 00およびレジスタ980と1010で、それぞれ累算 される。コヒーレント累算器110(図6)では、2つ の加算器970と1000によりIとQのPNシーケン スがそれぞれ加算される。組合わせフィンガ/サーチャ 回路52(図9)では、一度に1つの仮説が判断される ため、IとQのPNシーケンスのEARLY値、ON_ TIME値、LATE値を別々にラッチするレジスタの 必要がない。

【0096】図15では、組合わせフィンガ/サーチャ 回路52(図9)により、コヒーレント累算の完了が連 続的にモニタされ(ステップ1615),完了まで継続 動作される。モニタの完了の後、組合わせフィンガ/サ ーチャ回路52は演算ユニット59(図2)を使って累 算の振幅値を算定し,その値はRAMメモリ92(図 2) に書き込まれる。ここで、サーチャ回路50(図 3) 内では、初期集積時間の累算値が多機能比較/論理 部120(図7)で判断されるが,演算は行われない。 そして、組合わせフィンガ/サーチャ回路52(図9) により、累算値が初期ダンプしきい値と比較される(ス テップ1625)。サーチャ回路50(図3)では、そ の初期ダンプ比較が多機能比較/論理部120 (図7) で行われる。組合わせフィンガ/サーチャ回路52(図 9) における初期ダンプ比較は、多機能比較器225 (図14) で行われる。図14に図示のように、初期ダ

30

30

FROM ARITHMETICUNIT接続線139 0を入力として選択し、演算ユニット59により算定さ れ書き込まれた累算値のメモリ位置を読み取る。マルチ プレクサ1430はE. D. THRSH接続線1435 を入力として選択し,所定の初期ダンプしきい値のメモ リ値を取り込む。それらマルチプレクサ1400, 14 30の出力信号は,入力信号を比較処理してその結果を RAMメモリ92(図2)に書き込む比較器1410に 送られる。初期集積時間の累算値が初期ダンプしきい値 より小さい場合には、組合わせフィンガ/サーチャ回路 52 (図9) はその累算値を排除し、サーチウィンドウ が完全にサーチされたかを調べる(ステップ163 0)。サーチウィンドウが終了すれば、組合わせフィン ガ/サーチャ回路52はCPU23 (図1)を中断し て,サーチ結果の入手可能性を示し,他の命令がないか ぎり、サーチャ動作モードのためのアイドル状態に戻る (ステップ1600)。サーチウィンドウが完全でない ときは、組合わせフィンガ/サーチャ回路52(図9) は次の仮説に移って(ステップ1640),別の初期集 積時間の累算値を開始するためプロック1610へ移動 する (ステップ1610)。

【0097】初期集積時間の累算値が初期ダンプしきい値よりも大きいか同じである場合は、メモリレジスタ94(図2)の1つに記憶されているコヒーレント累算期間だけコヒーレント累算が継続される(ステップ1645,1650)。コヒーレント累算処理においては、初期集積時間の累算値と共に、PLL/コヒーレント累算器210(図9)内の累算器が利用される。コヒーレント累算期間が終了すると、組合わせフィンガ/サーチャ回路52は演算ユニット59(図9)を使って累算値を算定し(ステップ1655)、その値はRAMメモリ92(図2)に書き込まれる。

【0098】累算値がRAMメモリ92に書き込まれる と、組合わせフィンガ/サーチャ回路52はノンコヒー レント累算を開始して(ステップ1660),完了する まで継続処理する。ノンコヒーレント累算期間はメモリ レジスタ94 (図2) のうちの一つの中で特定される。 サーチャ回路50(図3)では、ノンコヒーレント累算 が多機能比較/論理部120(図7)により実行され る。組合わせフィンガ/サーチャ回路52(図9)にお いては、DLL/ノンコヒーレント累算回路220 (図 7) のDLLエラー/ノンコヒーレント累算器224 (図12) によりノンコヒーレント累算が行われる。図 12に図示のように、DLLエラー/ノンコヒーレント 累算器224は,接続ライン1220を介してRAMメ モリ92 (図2) からコヒーレント累算の振幅を受信 し、累算を修正せずにABS1270に送る前に、加算 器1250及びレジスタ1260において累算を実行す る。

【0099】ノンコヒーレント累算が終了すると、ノン 50

コヒーレント累算値がその最大値と比較されて, サーチ ウィンドウで判断される(ステップ1670)。図14 において,実行最大比較を行うさい,マルチプレクサ1 400は、FROM DLLERROR ACCUMU LAOR接続線1395を入力として選択し、DLLエ ラー/ノンコヒーレント累算器224(図12)からの 値を読み取る。マルチプレクサ1430はRUNNIN G MAX接続線1436を入力として選択し、RAM メモリ92(図2)から最大ダイナミック振幅値を取り 込む。ノンコヒーレント累算値がその最大値よりも大き いと判断された場合は、ノンコヒーレント累算値とその タイミング基準値がRAMメモリ92(図2)に書き込 まれる(ステップ1675)。ノンコヒーレント累算値 がその最大値以下であると判断された場合は,組合わせ フィンガ/サーチャ回路52はそのノンコヒーレント累 算値を排除する。そして,組合わせフィンガ/サーチャ 回路52は,前述のように,サーチウィンドウが完全に サーチされたかを調べる(ステップ1630)。

【0100】図16は、サーチャ動作モード中におけ る、組合わせフィンガ/サーチャ回路52 (図9) の機 能部間の一時的関係を示すタイミング図である。ここで は、図示した信号のタイミング遅延長は、信号間の一時 的関係を示すため強調してあり、呼出時間の量や度合を 正確に示したものではない。最初の信号2210はCO HERENT ACCUMULATIONと表示してあ り、コヒーレント累算動作を表している。 PLL/コヒ ーレント累算器210(図11)で行われるコヒーレン ト累算は、例えば、140チップ期間だけ継続される。 信号2210のパルスは、コヒーレント累算期間(PL L/コヒーレント累算器210 (図11) からの出力) の終了とは別のコヒーレント累算期間の開始を意味して いる。ノンコヒーレント累算は、所定数のコヒーレント 累算値からの結果値を累算するものである。NON-O CHERENT ACCUMULATIONと表示され た第3の信号2230は、ノンコヒーレント累算動作を 示している。ここでの例では、ノンコヒーレント累算期 間中には3つのコヒーレント累算期間が存在するが、本 発明の好適な実施形態による実際の操作の場合、ノンコ ヒーレント累算期間を1~7コヒーレント累算期間中継 続するように構成することもできる。信号2230は、 3回のコヒーレント期間毎に1個のパルスを有してお り,DLLエラー/ノンコヒーレント累算器224(図 13) からの出力を表している。初期ダンプ比較信号が 入力されない限り、コヒーレント累算は終了しない。 E ARLYDUMP ACCUMULATIONと表示さ れた第2の信号2220は、PLL/コヒーレント累算 器210からの初期ダンプ出力信号である。ノンコヒー レント累算が複数のコヒーレント累算期間にわたり継続 するため、良好なタイミングオフセット仮説からのもの ではないデータを累算するのに要する時間を低減できる

20

40

特開平1 (32

よう初期ダンプ累算が使われるのである。一例として, 処理ダンプ累算は56チップ期間継続される。

【0101】初期ダンプ累算が完了すると、累算値で処理継続するか累算値を排除するかを決定するため、多機能比較器225(図14)で初期ダンプ累算値は予め決められたしきい値と比較される。信号2220の1番目のパルスは、しきい値を越えた初期ダンプ累算の完了を意味する。同信号2220の2番目のパルスは、しきい値を越えない次の仮値での初期ダンプ累算終了を示し、それゆえ、全累算値が排除される。信号2220の3番目のパルスは、しきい値を越える次の仮説での初期ダンプ累算を意味する。演算ユニット59(図2)はコヒーレント値および初期ダンプ累算値を算定するのに使われるため、ARITHMETIC UNITで表示される信号2240は、コヒーレント累算と初期ダンプ累算の各パルス以降に有効となる。また、MULTI-FUNCTION COMPARISON IN EARLY

DUMP COMPと表示された信号2250は,各初期ダンプしきい値比較の実行の後の多機能比較器225(図14)の出力信号である。MULTI-FUNCTION COMPARISON IN RUNNING MAX COMPと表示された信号2260は,ランニング最大比較の実行の後の多機能比較器225(図14)の出力信号を意味する。ノンコヒーレント累算の終了後に,多機能比較器225により,前述のように累算値は累積された累算最大値と比較される。

【0102】図17は、フィンガ動作モード中の、組合わせフィンガ/サーチャ回路52(図9)の機能部間の一時的関係を示すタイミング図である。SYMBOLCLOCKと表示された1番目のタイミング信号2110は、シンボルクロックを意味し、64チップクロック期間の単位を有する。シンボルクロックは、CMC部22(図1)の状態変数の状態やチップクロックからの状態遷移を受け取る状態マシンである。そのシンボルクロック状態マシン内には、サーチャ状態マシン、初期集積時間状態マシン、データ復調(フィンガ)状態マシンという、3つの異なるサブ状態マシンが設けられている。信号2110におけるパルスは、フィンガ状態マシンモードのときのシンボルクロック状態マシンの状態遷移を示している。

【0103】図18は、シンボルクロック状態マシンの 状態フローチャートであって、信号2110の1番目の パルスは、状態S0からS10への遷移を、信号211 0の2番目のパルスは、状態S10からS11への遷移 を意味している。アイドル状態S0では、3つのサブ状 態マシンが通常のアイドル状態になっている。アイドル 状態S0からの遷移は、組合わせフィンガノサーチャ回 路52(図9)内の状態変数の状態によって決まる。組 合わせフィンガノサーチャ回路52(図9)がサーチャ 動作モードで、サーチャによるコヒーレント累算期間が 50

終了した場合には、シンボルクロックは状態S1への遷移を促す。組合わせフィンガ/サーチャ回路52(図9)がサーチャ動作モードで、初期累算処理中の場合は、シンボルクロックは状態S6への遷移を行う。なお、サブ状態マシン集積時間や初期集積時間については、以下で詳しく説明する。

【0104】組合わせフィンガ/サーチャ回路52がデ ータ復調モードのときは、シンボルクロック状態マシン によるデータ復調サブ状態での動作が行われ、状態 S O からS10へ遷移される。データ復調サブ状態マシンが 状態S10の場合、組合わせフィンガ/サーチャ回路5 2は、IPLL、QPLL、ISYMを含む演算ユニット59 (図2) のパラメータの第1組をRAMメモリ92 (図 2) へ書き込む。RAMメモリ92への第1組のパラメ ータの書き込み終了後,データ復調サブ状態マシンは状 態S.11へ移動し、組合わせフィンガ/サーチャ回路5 2による I DLL, QDLL, QSYMを含む第2組のパラメー タのRAMメモリ92への書き込みが行われる。RAM メモリ92へのパラメータの書き込み終了後,データ復 調サブ状態マシンは状態S12へ遷移し、そこで、組合 わせフィンガ/サーチャ回路52は演算ユニット59の サービス動作を要求する。要求のための動作として、演 算ユニット59と組合わせフィンガ/サーチャ回路52 間のインタフェース(図示せず。)内のFINGER REQUEST接続線 (図示せず。) を駆動する。その 演算ユニット59への要求が終わると、組合わせフィン ガ/サーチャ回路52は、演算ユニット59が要求を受 け入れたことを通知するまで、状態S12で待機する。 そして,演算ユニット59と組合わせフィンガ/サーチ ャ回路52間のインタフェース(図示せず。)内のAR ITHMETIC SERVICESFINGER接続 線(図示せず。)を駆動することにより要求が受け入れ られたことを、演算ユニット59は、組合わせフィンガ /サーチャ回路52に通知する。ARITHMETIC SERVICES FINGER接続線の駆動を検出 した後, データ復調サブ状態マシンは, 状態S13へ遷 移して、組合わせフィンガ/サーチャ回路52に前記要 求の停止を行わせて、RAMメモリ92へ演算結果を書 き込む間,待機させる。演算ユニット59は,演算を完 了すると、RAMメモリ92へ演算結果を書き込んで、 演算ユニット59と組合わせフィンガ/サーチャ回路5 2間のインタフェース (図示せず。) 内のARITHM ETICWRITES FINGER接続線(図示せ ず。)を駆動させる。

【0105】演算ユニット59の演算動作が終了すると、データ復調サブ状態マシンは状態S14へ移動して、組合わせフィンガ/サーチャ回路52に、RAMメモリ92からRSSIを読み取らせて、多機能比較器225(図14)のマルチプレクサ1400(図14)のすぐ前のレジスタ(図示せず。)にRSSIを保存させ

る。そこで、第2マルチプレクサ1430 (図14) は、LOCK LOW THRSH接続線1432を選 定する。RSSIを保存した後、データ復調サブ状態マ シンは状態S15へ移り、多機能比較器225によるR SSIとLOCK LOW THRSH値との比較を行 わせ,その比較結果をロック検出論理部260(図9) へ送り,組合わせフィンガ/サーチャ回路52が,DL Lエラー累算器224 (図13) からのDLLエラー累 算値を、マルチプレクサ1400(図14)のすぐ前の レジスタ (図示せず。) に保存して, そこでDLLエラ ー累算値は保持される。多機能比較器225が1番目の RSSI比較を完了した後、データ復調サブ状態マシン は状態S16へ移動して、続いて、多機能比較器225 にRSSIとLOCK HIGH THRSH接続線1 433 (図14) との比較を行わせ、その比較結果をロ ツク検出論理部260へ送る。ロック検出論理部260 では、組合わせフィンガ/サーチャ回路52の信号ロッ ク状態と判断される。多機能比較器225による比較動 作が完了した後、データ復調サブ状態マシンは状態S1 7へと遷移し、多機能比較器225によるDLLエラー 20 累算値とDLL THRSH接続線1434(図14) の比較を行う。その比較結果は先行/遅延部226 (図 13) へ送られて、組合わせフィンガ/サーチャ回路5 2のタイミング調整が必要かどうかが論理判断される。 そして比較動作の完了後、データ復調サブ状態マシンは 状態S0へ戻る。

【0106】図17において、PLL TO ARIT Hと表示された2番目のタイミング信号2115は、P LL/コヒーレント累算器210(図11)から演算ユ ニット59(図2)の累算値出力を示している。PLL /コヒーレント累算器210(図11)における累算 は、チップクロック期間毎に行われ、累算データはシン ボルクロック期間毎に演算ユニット59(図2)へ書き 込まれる。信号2115のパルスは、シンボルクロック が状態S10 (図18) になると立ち上がる。PLL/ コヒーレント累算器210(図11)で累算されたデー タは,前述のように演算ユニット59(図2)で使わ れ、周波数エラーデータとRSSIが作成される。FR EQUENCY ERRORおよびRSSIと表示され た3番目と4番目の信号2120と2125は、それぞ れ、演算ユニット59(図2)からの周波数エラーデー タ出力およびRSSIデータを示している。図示のよう に、シンボルクロック期間3回毎に、組合わせフィンガ /サーチャ回路 5 2 のための周波数エラーデータとRS SIデータとが演算ユニット59 (図2) で算出され る。ここで、信号2120と2125のパルスは、状態 S12 (REQUESTSERVICE FROM A RITH) と状態S13 (REMOVE REQUES T, WAIT RESULTS) (図18) を示すシン ボルクロックのパルス間で立ち上がることに注意してほ 50

34 しい。3回のシンボルクロック期間中に、演算ユニット 59 (図2) は、3つの組合わせフィンガ/サーチャ回 路52,54,56 (図2) の各回路用に周波数エラー 値とRSSI値を算定する。演算ユニット59 (図2) によるRSSI算定が終了すると、多機能比較器225 (図13) は、前述のような、RSSIと2つのしきい 値との2回の比較を行う。LOCK HIGH/LOC K LOW COMPARISONと表示された5番目 の信号2130は,多機能比較器225(図13)の動 作, つまり, 2回の比較動作を意味する。そして, 信号 2130のパルスは、状態S15とS16に同期する。 【0107】PLL/コヒーレント累算器210(図1 1) と同時に作動するのは、DLL/ノンコヒーレント **累算回路220(図13)である。DLL/ノンコヒー** レント累算回路220(図13)により,チップクロッ ク期間毎に遅延ロックループ差が累算されて,シンボル クロック期間毎にDLL差の累算値が演算ユニット59 (図2) へ送られる。DLL TO ARITHと表示 された6番目の信号2135は、シンボルクロックが状 態S11のときに立ち上がる。シンボルクロック期間3 回毎に,演算ユニット59(図2)はDLL差累算値を 処理して、DLL ERRORと表示された7番目の信 号2140であるDLLエラーデータを作成する。信号 2140のパルスは、シンボルクロック毎にRAMメモ リ92(図2)に書き込まれたDLL差累算値から演算 ユニット59がDLLエラー値を算定するさいに立ち上 がる。ここでも、信号2140のパルスは、状態S12 (REQUEST SERVICE FROM ARI TH) と状態S13 (REMOVE REQUEST, WAITRESULTS) を示すシンボルクロックのパ ルス間で立ち上がる。周波数エラーとRSSIに対する 演算ユニット92(図2)の動作が3回のシンボルクロ ック期間中に行われるので、演算ユニット59(図2) は3つの組合わせフィンガ/サーチャ回路52,54, 56 (図2) の各回路用のDLLエラー値を演算でき る。演算ユニット59(図2)がDLLエラー値を出力 した後、DLLエラー/ノンコヒーレント累算器224 (図13) はデータ累算を行い、絶対値機能を提供す る。DLLエラー/ノンコヒーレント界算器224は、 チップクロック期間毎にDLLエラー値を累算する。D LLERROR ACCと表示された8番目の信号21 45は, DLLエラー/ノンコヒーレント累算器224 (図13) によるDLLエラー累算値の出力を示す。D LLエラー/ノンコヒーレント累算器224の出力は継 続的になされるが、シンボルクロック状態マシンが状態 S17のとき以外は,多機能比較器225(図14)で 無視される。DLLエラー累算値比較の出力は,DLL ERRORACC COMPARISONという9番 目の信号2150で示されており、多機能比較器225 (図14) がDLLエラー累算値の比較結果を出力する

20

40

36

ときに立ち上がる。

【0108】図18において、コヒーレント累算期間の 完了後に、サーチャサブ状態マシンは組合わせフィンガ /サーチャ回路52(図9)の制御を行う。コヒーレン ト累算が完了すると。サーチャサブ状態マシンは状態S 1へ移り, 累算値 I COHと Q COHを R A M メモリ 9 2 (図 に書き込む。そのRAMメモリ92へのパラメータ 書き込みが終了すると、サーチャサブ状態マシンは状態 S 2 へ移動して、組合わせフィンガ/サーチャ回路 5 2 (図3) に、演算ユニット59 (図2) と組合わせフィ ンガ/サーチャ回路52(図3)間のインタフェース (図示せず。) 内のREQUEST SERVICE接 続線 (図示せず。) を駆動させる。REQUEST S ERVICE接続線の駆動確認の後,演算ユニット59 (図2) はARITHMETIC SERVICES接 続線(図示せず。)を駆動する。演算ユニット59(図 2) によりARITHMETIC SERVICES接 続線が駆動されると、サーチャサブ状態マシンは状態S 3へ移り、組合わせフィンガ/サーチャ回路52(図 3) に動作要求の停止を促し、演算ユニット59 (図 2) が演算を完了させるまで待機させる。演算ユニット 59 (図2) による演算が完了すると、演算ユニット5 9 (図2) はARITHMETIC WRITES接続 線(図示せず。)を駆動して、演算動作が完了してその 結果がRAMメモリ92に書き込まれたことを組合わせ フィンガ/サーチャ回路52(図9)に報告する。演算 ユニット59 (図9) の演算が完了した後、サーチャサ ブ状態マシンは状態S4へ移動して、組合わせフィンガ /サーチャ回路52(図9)に,RAMメモリ92から 記憶された増幅値を読み出して,ノンコヒーレント累算 を行うよう指示する。ノンコヒーレント累算期間が完了 しない場合、サーチャサブ状態マシンは状態S0へ戻 る。組合わせフィンガ/サーチャ回路52(図9)によ るノンコヒーレント累算が完了した後、サーチャサブ状 態マシンは状態S5へ移って、多機能比較器225(図 14)を使って最大値の比較を実行するよう組合わせフ ィンガ/サーチャ回路52(図9)に指示する。組合わ せフィンガ/サーチャ回路52(図9)による最大値の 比較が完了すると、状態マシンはアイドル状態S0へ戻

【0109】サーチャ動作モードの場合は、初期集積時間サブ状態マシンにより組合わせフィンガ/サーチャ回路52(図9)が制御され、初期集積時間累算が行われる。組合わせフィンガ/サーチャ回路52(図9)の初期集積時間期間が終了すると、初期集積時間サブ状態マシンが状態S6へ移動して、累算値をRAMメモリ92(図2)へ書き込む。そのRAMメモリ92へのパラメータ書き込みが終了すると、初期集積時間サブ状態マシンは状態S7へ移り、組合わせフィンガ/サーチャ回路52(図9)に、演算ユニット59(図2)と組合わせ 50

フィンガ/サーチャ回路52(図9)間のインタフェース(図示せず。)内のREQUESTSERVICE接続線(図示せず。)を駆動させる。動作要求がなされた後、演算ユニット59(図2)はARITHMETICSERVICES接続線(図示せず。)を駆動する。演算ユニット59(図2)によりARITHMETICSERVICES接続線が駆動されると、状態マシンは状態S8へ移り、組合わせフィンガ/サーチャ回路52(図9)に動作要求の停止を促し、演算ユニット59(図2)の演算が完了するまで待機させる。演算ユニット59(図2)による演算が完了すると、組合わせフィンガ

ト59 (図2)による演算が完了すると、組合わせフィンガ/サーチャ回路52 (図9)はRAMメモリ92に格納された増幅値を読み出して、初期集積時間サブ状態マシンは状態S9へ移動する。状態S9では、組合わせフィンガ/サーチャ回路52 (図9)が多機能比較器225 (図14)を使って初期ダンプ比較を行う。組合わせフィンガ/サーチャ回路52 (図9)の初期ダンプしきい値比較が完了した後、初期集積時間サブ状態マシンは状態S0へ戻る。

【0110】図19は、フィンガ動作モードにおける組 合わせフィンガ/サーチャ回路52(図9)の選択ステ ップ動作のフローチャートである。フィンガ動作モード においては、組合わせフィンガ/サーチャ回路52(図 9) の機能部分の多くがそれぞれ独立して、СНІРх 8クロックとシンボルクロック状態に基づいた動作を実 行する。2301からのフローチャートには, フィンガ 動作モードにおける,PNマルチプライヤ190(図1 O) の動作の選択ステップが図示されている。 CHIP x8クロックが、EARLY (E), ON_TIME (OT), LATE (L) の3つの状態のうちのいずれ かの状態のとき、PNマルチプライヤ190(図10) はIデータとQデータをラッチして(ステップ232 0), そのラッチされたデータをPNシーケンス IPNと QPNで乗算して、 I FINGERと QFINGERを作成する(ステ ップ2330)。乗算が終了すると、PN発生器190 は I FINGERと QFINGERを P L L / コヒーレント 界算器 2 10 (図11) (接続A)), DLL/ノンコヒーレン ト累算回路220(図13)(接続B),データ復調器 230 (図12) (接続C) に転送してから、ループバ ックする (ステップ2310)。

【0111】図20は、本発明の好適な実施形態における、図19のフローチャートの(接続A経由の)継続フローチャート(2401)である。CHIPx8クロック状態がON_TIMEになると、PLL/コヒーレント累算器210(図11)によりIFINGERとQFINGERが累算される(ステップ2410)。シンボルクロックが状態S10(図18)になるまで、つまり、パラメータの1番目の組を書き込む状態になるまでは(ステップ2415)、CHIPx8クロック状態がON_TIMEになる毎に累算が継続される。シンボルクロックが状

20

38

を越えると、先行/遅延部226(図13)はステップ 2545でDLLエラー累算値の符号を判断する。装置 の状態変数SIGNとSIGN~は,レジスタ1260 (図13) に記憶されているDLLエラー累算値の符号 から決定される。DLLエラー累算値が負の場合(S I GNが偽でSIGN~が真),ステップ2501はステ ップ2550でADV接続線を駆動し,ステップ255 5でDLY接続線を駆動する。ADVとDLY接続線は タイミング発生器200(図9)に接続されており、ロ ーカル発生されたPNシーケンス IPNとQPNのタイミン グに影響を与える。その結果、減算と累算が繰り返され る (ステップ2505)。

【0113】図22は、本発明の好適な実施形態におけ る, 図19のフローチャートの (接続C経由の) 継続フ ローチャート (2601) である。CHIPx8クロッ ク状態がEARLYまたはLATEのいずれかになる と、データ復調器230(図12)により、復調された コードチャンネル (N) に従って, コードチャンネル特 定ウォルシュ符号でPNマルチプライヤ190 (図1 0) からのデータの論理和(X-OR)が算定され(ス テップ2620), その結果値が累算される (ステップ 2630)。シンボルクロックが状態S10とS11に なるまで、ステップ2601はX-OR演算と累算動作 を継続する (ステップ2610)。シンボルクロック状 態が状態S10になると、累算値 I SYMは、演算ユニッ ト59 (図2) における処理のためRAMメモリ92 (図2) に書き込まれる (ステップ2642)。シンボ ルクロック状態がS11になると、累算値QSYMが後続 処理のためRAMメモリ92に書き込まれる(ステップ 2650)。そのRAMメモリ92へのパラメータ書き 込みが完了すると、X-OR演算と累算動作が繰り返さ れる (ステップ2610)。

【0114】以上,本発明の好適な実施形態において は、専用のサーチャ回路50に加えて、3つの組合わせ フィンガ/サーチャ回路52,54,56が装備されて いるため、CDMA移動式ワイヤレス電話10のCDM Aモデム回路におけるパイロットチャンネルサーチ能力 が非常に高くなっている。さらに、従来のデータ取得フ ィンガは,パイロットチャンネル取得期間中に最小限利 用されるため、そのような従来のCDMA移動式無線回 路に比べて、回路全体利用率が増加している。本発明の 好適な実施形態の一例では、初期のパイロットチャンネ ル取得期間中において、組合わせフィンガ/サーチャ回 路がサーチャ動作モードで機能する。そのたの例では、 他の基地局の電波強度を検出するために要する時間を低 減させ、かつ、ハンドオフ動作を実行するため、パイロ ットチャンネル取得後に、組合わせフィンガ/サーチャ 回路はサーチャ動作モードで機能できる。

【0115】次に、図23に示すフローチャートを参照 しながら、本発明の好適な実施形態にかかるCPU23

態S10になると,累算値は演算ユニット59(図2) へ送られて、つまり、演算ユニット59で利用するため のデータがRAMメモリ92 (図2) に書き込まれる (ステップ2420)。そのRAMメモリ92へのパラ メータの書き込みが終了すると、シンボルクロック状態 が再び点検される。シンボルクロックが状態S14にな ると、保存RSSI状態、および、演算ユニット59 (図2) での演算の完了後のRAMメモリ92から読み 取られるRSSIが、ステップ2430で信号ロックロ **ウしきい値に対して,ステップ2445では信号ロック** ハイしきい値に対して再度点検される。そして、シンボ ルクロック状態がS15になると(ステップ242 7),多機能比較器225を使ってRSSIとロックロ ウしきい値との比較が行われる。RSSIがロックロウ しきい値より小さいか同じで、装置状態変数LOCKの 現状値が真である場合は、装置変数の次の値LOCK~ が真になる。RSSIがロックロウしきい値より小さい か同じでない場合には、ステップ2401はステップ2 442へ移って、装置のクロック状態がS16になるま で待機する。装置クロック状態がS16になると、ステ ップ2401はステップ2445でロックハイしきい値 に対してRSSIを点検する。RSSIがロックハイし きい値より大きくて,装置状態変数LOCK~が真であ る場合は、装置変数の次の値LOCKが真になる。この 2回の比較動作の後、ステップ2401はステップ24 05〜戻って、CHIPx8クロック状態がON__TI MEのときにデータ I FINGERと QFINGER を累算する。

【0112】図21は、本発明の好適な実施形態におけ る,図19のフローチャートの(接続B経由の)継続フ ローチャート(2501)である。CHIPx8クロッ ク状態がEARLYまたはLATEのいずれかになる と、DLL減算器222 (図13) により I DIFFとQDI FF が算定され累算される (ステップ2510)。シン ボルクロックが状態S11になるまで、つまり、パラメ ータの2番目の組を書き込む状態になるまでは(ステッ プ2520)、CHIPx8クロック状態がEARLY またはLATEになる毎に減算および累算が継続され る。シンボルクロックが状態S11になると、累算値は 演算ユニット59(図2)用にRAMメモリ92(図 2) に書き込まれる (ステップ2525)。 シンボルク ロック状態がS11でない場合は、減算と累算が継続さ れる (ステップ2505)。これに対して、シンボルク ロック状態がS17になると、DLLエラー/ノンコヒ ーレント累算器224 (図13) でのDLLエラー累算 が開始され(ステップ2535), その累算結果値の絶 対値が多機能比較器225 (図13) においてDLLエ ラーしきい値と比較される(ステップ2540)。DL Lエラー累算絶対値がDLLエラーしきい値を越えない 場合は、減算と累算が継続される(ステップ250 5)。DLLエラー累算絶対値がDLLエラーしきい値 50

20

40

(図1) における, 個々のサーチャ回路50, 52, 5 4,56を制御するためのCPU制御プロセスについて 説明する。CPU23は、図24にPN期間プロック6 99で示されているように、効率的な区分(ステップ5 05) 及びPN期間の区分へのサーチャ回路要素の割り 当て (ステップ510) により動作を開始する。図24 を参照すると、本発明の好適な実施形態によれば、5つ の同じサイズのブロック (区分) 800, 805, 81 0,815及び820が示されている。プロック800 及び805は組み合わされてサーチャ回路50(図2) に配分され、一方ブロック810、815及び820は それぞれフィンガ/サーチャ共有回路52,54及び5 6 (図2) に配分される。本発明の好適な実施形態によ ると、サーチャ回路50は、各フィンガ/サーチャ共有 回路52,54及び56の2倍の早さでタイミングオフ セット仮説を評価し、それゆえサーチャ回路50(図 2) にはフィンガ/サーチャ共有回路52,54及び5 6に割り当てられたサーチ空間の2倍の寸法のサーチ空 間が割り当てられている。本発明の好適な実施形態によ ると、全PN期間ブロック699は区分されてサーチャ 回路50,52,54及び56に同時に配分される。従 って、PN期間区分810、815、820の配分のた めには、一つのステップ(図5のステップ505)しか 必要ない。サーチャ回路が配分されたサーチプロックの サーチを完了すると, 残りのサーチャ回路がそれらの配 分されたサーチブロックを完了するまでアイドル状態と なる。

【0116】図23に戻ると、CPU23 (図1) は、 効率的には個々の区分800,805,810,815 及び820をより小さい回路に分ける。これをサーチウ ィンドウと呼ぶ。そしてサーチャ回路50,52,54 及び56 (図2) にそれぞれの区分内の最初のウィンド ウのサーチをそれぞれ開始するよう指示する(ステップ 515)。CPU23 (図1) サーチャ回路50,5 2,54及び56の各サーチャ回路に、それぞれ個々の サーチャ回路すなわちサーチャ回路50,52,54及 び56に連結する特定のレジスタ位置94(図2)に書 き込むことにより、各サーチウィンドウの大きさ及び各 サーチウィンドウの初期サーチ区分を特定することによ って、どこをサーチするかを伝える。それぞれのサーチ は、CPU23 (図1) がサーチャ回路50, 52, 5 4及び56 (図2) に連結するレジスタ94 (図2) へ のサーチ割り当て(サーチパラメータ)の書き込みを完 了した時に開始する。サーチャ回路50,52,54及 び56 (図2) がサーチを実行すると、 CPU23 (図 1) は、一つのサーチャ回路50,52,54及び56 (図2) がCPU23 (図1) に割り当てられたサーチ ウィンドウのサーチの完了と、サーチの結果を、特定の レジスタ位置94 (図2) に書き込んだこととを通知し て割り込み要求まで待機する(判断520)。サーチを 実行するサーチャ回路のタイプは、メモリ92 (図2) に書き戻されるサーチの結果の数に影響される。サーチャ回路が専用サーチャ回路50 (図3) である場合、3つの最良タイミングオフセット仮説がメモリ92 (図2) に書き込まれる。サーチャ回路が組み合わせフィンガ/サーチャ回路52 (図2) である場合には、本発明の好適な実施形態によると、1つの最良タイミングオフセット仮説がメモリ92 (図2) に書き戻される。

【0117】ここで、サーチャ回路50、52、54及 び56 (図2) のそれぞれにおいて実行される個々のサ ーチ制御プロセス599を表わすフローチャートである 図25に言及する。プロセス599は、一つのサーチャ 回路50,52,54及び56(図2)が,特定のレジ スタ位置94 (図2) を読み出して、CPU23 (図 1) によって与えられたサーチ割り当てを読み込むこと により開始する(ステップ605)。CPU23は、サ ーチャ回路50, 52, 54及び56 (図2) のため に、それぞれのサーチウィンドウのサイズ及び初期タイ ミングオフセットを特定する。サーチ割り当てパラメー タを読み込んだ後、各サーチャ回路50、52、54及 び56 (図2) はそれぞれのサーチウィンドウ内のすべ ての仮説の評価を開始する (ステップ610)。割り当 てられたサーチウィンドウ内のすべての仮説の評価が完 了した後, 各サーチャ回路50, 52, 54及び56 (図2) はサーチの結果をメモリ92 (図2) に保持し (ステップ615),割り込みを介して,サーチウィン ドウの評価が完了したこと (ステップ620) をCPU 23 (図1) に通知し、続いてプロセス599が終了す る(ステップ625)。

30 【0118】図23に戻って、CPU23(図1)が一つのサーチャ回路50、52、54及び56(図2)から割り込みを受け取ると、CPU23(図1)はサーチの結果を読み、結果をCPUローカルメモリ(図示せず。)に蓄積する(ステップ525)。次にCPU23(図1)は全PN期間がサーチされているかどうかをチェックする(判断532)。全PN期間がサーチされていなければ、CPU23(図1)はサーチャ回路50、52、54及び56(図2)へのサーチウィンドウの割り当てを継続して、サーチが全PN期間の最初から最後40まで続けられるようにする(ステップ515)。

【0119】全PN期間がサーチされると、CPU23 (図1)は、CPUローカルメモリ(図示せず。)に蓄積された結果を読み戻すことにより(ステップ535)、サーチの結果の処理を開始する。次に、CPU23 (図1)は、サーチが少なくとも1つの良いタイミング仮説を識別しているかどうか、すなわち少なくとも1つの累積サーチ結果が規定しきい値を超え、個別のタイミング仮説において強いパイロットチャネルが潜在的に発見されたことを表わしているかどうかを判定する。もしも良い仮説が発見されなければ、CPU23 (図1)

40

42

は、サーチを反復すべきか(ステップ505)を判定す る(判定545)。本発明の好適な実施形態によると、 メモリ92(図2)中にはカウンタが設けられており、 CPU23 (図1) がサーチを行ない、適当なタイミン グ仮説を発見できなかった回数のカウントを維持してい る。CPU23 (図1) がPN期間のサーチを実行し、 適当なタイミングオフセット仮説を発見できなかった各 回ごとに、カウンタは増分される。カウンタが定義され たしきい値を超えると,CPU23(図1)はもうサー チを反復することが許されない。カウンタがしきい値を 超えなければ、上述したように、CPU23(図1)は もう一度PN期間を区分する(ステップ505)。不成 **功のサーチの数がしきい値を超えると,CPU23(図** 1) はサーチを反復することが許されない。その代わり に,本発明の好適な実施形態によると, CPU23 (図 1) はCDMAモードにおける動作を試みることを中断 し、代わりにアナログモードの動作に落とす。

【0120】サーチにより少なくとも1つの良い仮説が 作成されれば、СР U 2 3 (図1) は (ステップ 5 6 0), まだ検証されてはいない最大の累積を伴うタイミ ング仮説(最強の潜在的パイロットチャネル信号のタイ ミングロケーション)を選択し、サーチャ回路50(図 3) にタイミング仮説の質を検証するように指示する (ステップ565)。タイミング仮説検証プロセス56 **5はCPU23(図1)により制御され,タイミングオ** フセットにおいて以前に記録された累積がスプリアスに よるものでないことを保証するためにタイミング仮説の 再検証の反復を含んでいる。

【0121】ここで、本発明の好適な実施形態による、 CPU23(図1)において実行されるパイロットチャ ネル取得サーチの第2段階であるタイミング仮説検証プ ロセス565を表わす図26のフローチャートに言及す る。良いタイミング仮説は反復的にサーチされ、検証さ れたタイミング仮説となるには、累積結果は、一つの許 容し得る例としては、25回の連続するサーチすべてに わたって連続して規定しきい値を超えなければならな い。検証プロセス565が開始した後(ステップ70 5), CPU23 (図1) は、良いタイミング仮説の再 走査の必要数が実行されたかどうかを判定する(判定7 10)。もしそうでなければ、СРU23 (図1) は、 検証された良いタイミング仮説の周囲のサーチウィンド ウを集中し、サーチウィンドウパラメータをレジスタ位 置94 (図2) に書き込むことにより、サーチャ50 (図3) にサーチウィンドウを走査するように指示す る。そして、CPU23(図1)は、走査の完了を知ら せるサーチャ回路50(図2)からの割り込みを待つ (ステップ722)。

【0122】タイミング仮説検証プロセス565におけ るサーチウィンドウの走査は、図25に示されたPN期 間をサーチする第1段階の間のサーチャ回路50(図

3) によるサーチウィンドウの累積に非常に類似してお り、サーチャ回路50(図3)は、ローカル発生のPN シーケンスデータと多重化された後に受信されるパイロ ットチャネルPNシーケンスデータをコヒーレント的及 びノンコヒーレント的に累積する。受け取ったデータと ローカル生成PNシーケンスデータとは同じタイミング オフセットを有し、結果的に累積は大きな値を有する。 サーチャ回路50(図3)がサーチウィンドウの走査を 完了した後, 走査の結果をメモリ92 (図2) に書き込 み、走査の完了を知らせて、CPU23 (図1) に割り 込む。サーチャ回路50(図3)からの割り込みを受け 取った後、CPU23(図1)は、走査による結果を読 み取り、タイミング仮説による累積が規定しきい値を超 えているかどうか判定する(判定ステップ730)。累 積が規定しきい値を超えていれば,CPU23(図1) は,再度タイミングオフセット仮説の再走査が必要な回 数実行されたかどうかを判定する(ステップ710)。 再走査が必要な回数実行されていれば,CPU23(図 1) は、タイミング仮説の検証が成功したものとみな し、結果をメモリ92 (図2) に蓄積し、実行を終了す 20 る (ステップ745)。累積が規定しきい値を超えてい なければ(判定ステップ730)、CPU23(図1) は、タイミング仮説の検証は失敗したものとみなし(ス テップ735), 結果をメモリ92 (図2) に蓄積し, 実行を終了する(ステップ745)。

【0123】図23に戻ると、検証プロセス(ステップ 565) の完了後、タイミング仮説が検証に回され(ス テップ570) , CPU23 (図1) 少なくとも1つの フィンガ/サーチャ共有回路52,54,56に、検証 されたタイミング仮説のタイミングを利用して、同期チ ャネル復調の試行開始を割り当てる(ステップ57 5)。同期チャネルはCDMAシステムにおける各基地 **局により放射された,ウオルシュコード32を用いて常** に変調され、移動局への初期タイミング情報をも伴う特 殊制御チャネルである。同期チャネルの復調に問題がな ければ (判定580), 次にCPU23 (図1) は,パ イロットチャネルを取得したものとみなし、フィンガ/ サーチャ回路共有回路52,54,56に,基地局から の付加的な情報を復調するように指示する (ステップ5 85)。同期チャネルの復調の試行に問題が生じたな ら,同期チャネルは良い同期チャネルとは見なされず (判定580),タイミング仮説の結果は無視され、C PU制御プロセス499はすべての良い仮説をテストす べきか判定する(判定590)。テストすべき良いタイ ミング仮説が残っていたなら、CPU23 (図1) は、 最大の累積を伴う検証していない(すなわち仮説検証プ ロセス(ステップ565)を通過していない)良いタイ ミング仮説を選択し、検証プロセス(ステップ565) を反復する。このようにして、 CPU23 (図1) がす 50 べての良いタイミング仮説の検証を試みたなら、CPU

44

23 (図1) は前述のようにサーチを反復するかどうか 判定する(判定545)。明白に、本発明の好適な実施 形態の一つの利点は、PN期間の第一段階に行われる全 体サーチにおいて、良いタイミング仮説が最も使用され やすいことを保証されることにある。これは,第1段階 のサーチの間に検証することなく発見されたすべてのタ イミング仮説が一連であり,第2段階の検証によって最 大の累積を伴うタイミング仮説を選択することによる。 本発明の好適な実施形態のさらに別の利点は, PN期間 全体が1つのステップにおいて区分され,分配されるこ とである。サーチャ回路が割り当てられたサーチを完了 した後に、さらに配分を必要することがない。さらにま た、すべてのサーチャ回路がサーチ制御プロセスの第1 段階全体を通じて利用され,髙い効率が達成される。さ **らにサーチャ回路は,それぞれのPN期間区分内でタイ** ミング仮説の非常に近いウィンドウに転回可能なので、 転回時間を最小化できる。本発明の好適な実施形態の2 段階サーチ方法は、比較的一定した総サーチ時間と過度 に複雑にならない実現例とを提供する。加えて,デュア ルモードCDMA/アナログ移動局においては、CDM Aシステムが利用できない場合のアナログシステムを得 るためのアナログモードへの切り換えの必要を迅速に識 別することができる。

【0124】次いで、本発明の好適な実施形態における サーチャ回路を制御するためのCPUサーチ制御プロセ ス1099を表わすフローチャートである図27に言及 する。本実施形態によれば、CPU23 (図1) は、P N期間ブロック799により図28に図示のように、P N期間の効率的な区分(ステップ1103)により処理 を開始し(ステップ1103),区分にサーチャ回路資 源を割り当てる(ステップ1106)。図28による と、PN期間ブロック799は、10の同サイズの区分 900, 905, 910, 915, 920, 925, 9 30,935,940及び945に分けられる。10の 区分はCDMAモデムチップにおけるサーチャ回路、例 えば1つのサーチャ回路50及び3つのフィンガ/サー チャ共有回路52,54,56の数の2倍である。本実 施形態によると、初めに、最初の5つのブロック90 0,905,920,915及び920がサーチャ回路 に配分される。プロック900及び905はサーチャ回 路50に配分され、ブロック910、915及び920 は3つのフィンガノサーチャ共有回路52,54及び5 6にそれぞれ配分される。

【0125】図27に戻ると、割り当てがなされた後、CPU23 (図1) は個々の区分900、905、910、915及び920 (図28) を、サーチウィンドウと呼ぶさらに小さな回路に効率的に分け、サーチャ回路50、52、54、56 (図2) にそれぞれの区分内の最初のウィンドウのサーチをそれぞれ開始するように指示する。CPU23 (図1) は、最初のサーチウィンド 50

ウのサイズ及び最初のサーチウィンドウの初期タイミン グオフセットを、サーチャ回路50、52、54及び5 6 (図2) それぞれに連結する特定のレジスタ94 (図 2) に書き込む。レジスタ94へのサーチパラメータの 書き込みにより、CPU23 (図1)は、サーチャ回路 50, 52, 54, 56 (図2) 個々において実行され るサーチプロセスを開始する(ステップ1109)。次 に、СР U 2 3 (図 1) はサーチャ回路がサーチウィン ドウ (図7) 中のすべてのタイミングオフセットの評価 を完了するまで待機する(ステップ1112)。一つの サーチャ回路50,52,54及び56(図2)から割 り込みを受け取った後、CPU23(図1)はメモリ9 2 (図2) から検索結果を読み取る(ステップ111 5)。次にCPU23(図1)は、たった今終了したサ ーチがサーチウィンドウの通常の評価であるか、もしく はタイミングオフセット仮説の検証走査であるかを判定 する (判定1118)。たった今終了したサーチが検証 走査でなければ、それはサーチウィンドウの初期評価で あることを意味し、次にCPU23 (図1) は検索結果 が良いタイミング仮説を含むか、すなわちタイミング仮 説累積が規定しきい値を超えているかを判定する(判定 1121).

【0126】このポイントの後、先に説明した実施形態 とは異なり、一つのあるいはそれ以上のサーチャ回路5 9,52,54及び56(図2)が仮説検証を行い,一 方,一つあるいはそれ以上のサーチャ回路59,52. 54及び56 (図2) は続くウィンドウのサーチを開始 することができる。これにより、さまざまなサーチャ回 路59,52,54及び56(図2)は,図29のフロ ーチャートにより表わされた異なるパスを同時にたどる ことができる。ウィンドウ中に良い仮説があったなら ば、СРU23 (図1) は最良の仮説、すなわち最大の 累積を伴う仮説をテストすることなく選択し(ステップ 1122), サーチャ回路59, 52, 54及び56 (図2) のうちで最初にそのウィンドウをサーチしたサ ーチャ回路にタイミング仮説の検証を割り当てる。サー チャ回路59,52,54及び56(図2)のうちのサ ーチャ回路にタイミング仮説の検証のタスクを割り当て ると、良いタイミング仮説を伴うその中の中心となるサ ーチウィンドウが生み出され、サーチのパラメータがそ のサーチャ回路に連結する特定のレジスタ位置94に書 き込まれる。検証走査をそのサーチャ回路に割り当てた 後、そのサーチャ回路に関しては、CPU23(図1) はそのサーチャ回路が検証走査するサーチウィンドウ中 のすべてのオフセット仮説の検証を完了するまで待機す る。

【0127】最初のサーチにおいて良い仮説がなかった 場合には(判定1121), CPU23(図1)は,区 分が完了したかを判定し,完了していなければ続くウィ ンドウがサーチされる(ステップ1109)。もしそう

20

30

46

でなければ、CPU23(図1)はPN期間中に未サーチの区分があるかどうか判定し(判定1140),もしそうならば、新しいサーチを開始する前に(ステップ1109),サーチャ回路59,52,54及び56(図2)のうちで区分を終了したサーチャ回路に新しい区分を割り当てる(ステップ1141)。未サーチの区分がなければ、CPU23(図1)は終了したサーチャ回路に関しては、PN期間が完全にサーチされるまで待機する。すなわち他の残っているサーチャ回路がその区分を完了するまで待機する。すべての区分が完了すると、先の実施形態の形と同様の形で、CPU23(図1)はサーチを反復すべきか(判定1145),あるいはアナログモードに入るべきかを判定する。

【0128】検証走査の後、良いタイミング仮説の累積 が規定しきい値と比較される(判定1127)。定めら れた数の走査の後、累積が規定しきい値を超えていれば (判定1130, ステップ1133), CPU23 (図 1) は、検証の結果を保持し、フィンガ/サーチャ共有 回路52、54及び56 (図2) のうちの一つのフィン ガノサーチャ共有回路に良いタイミング仮説を使って同 期チャネルを取得する試行を行なうように指示する(ス テップ1157, 判定1160, ステップ1163)。 もちろん、良いタイミング仮説がサーチャモードで動作 しているフィンガ/サーチャ共有回路52,54及び5 6 (図2) の内の一つにより発見されていれば、同期チ ャネル取得の試みは、フィンガ/サーチャ共有回路5 2,54及び56(図2)のうちの同じフィンガ/サー チャ共有回路により実行される。そうでなければ、サー チャ回路50が良い仮説を発見し検証した場合に、フィ ンガ/サーチャ共有回路52,54及び56(図2)の 一つに同期チャネルを取得する試行が割り当てられる。 同期チャネル取得試行が成功すると、CPU23(図 1) はパイロットチャネルが得られたものとみなし、パ イロットチャネル取得プロセス1099は終了する(ス テップ1172)。取得した同期チャネルに問題があれ ば、СР U 2 3 (図 1) は、サーチウィンドウが良い仮 説を含んでいなかったものとして処理を続行する(判定 1139).

【0129】以上説明したように、本実施形態は、すべてのPN期間のサーチを強制的に行うことなく、良いタイミング仮説を敏速に検証できるという利点を有する。これにより、本実施形態にかかる方法は、良い仮説が一つの最初にサーチされるPN期間区分の初期ウィンドウの一つに存在するので、移動局が非常に早くパイロットチャネルを取得できる機会があるという大きな利点を伴う。いくつかのサーチャ回路は、そのサーチを他のサーチャ回路よりも早く完了するので、検証の必要なウィンドウの数次第で、より小さなPN期間区分はサーチ資源配分の柔軟性及び効率をもたらす。

【0130】他の実施形態においては、図5、図7及び 50

図8のプロセスは、図28の部分的な配列と組み合わされる。すなわち、サーチャ回路は、最初の5つのブロック900、905、910、915及び920中の仮説の第1段階の評価を完了し、良いタイミングオフセット仮説(もしあれば)がサーチした中に発見されると、第2段階として検証を行い、続いて第2セットの5ブロック925、930、935、940及び945が同様に分析される。同様に、本発明の別の他の実施形態によると、図27のプロセスは図24の部分的な配列に使うために適応される。この他の実施形態においては、全区分の数は全サーチャ回路の数と一致するので、ステップ1140及び1141は取り除かれる。

【0131】ここで、本発明の他の好適な実施形態によ

るPN期間の区分及び配分を示すブロック図である図2 9に言及する。PN期間ブロック899は、3つの等し いサイズのブロック1005, 1010及び1015に 分けられて示されている。この3つのブロック100 5,1010及び1015は3つのフィンガ/サーチャ 共有回路52,54及び56(図2)にそれぞれ割り当 てられる。この実施形態によると、サーチャ回路50 (図2) は仮説の初期サーチ評価を実行せず、しかし、 そのかわりにPN期間ブロック899のサーチ評価の間 にフィンガ/サーチャ共有回路52,54及び56によ り発見された良い仮説をすべて検証するためにのみ使用 される。各フィンガ/サーチャ共有回路がサーチウィン ドウの検証を完了すると、検索の結果がメモリ92 (図 2) に書き込まれる。CPU23 (図1) は, 次に, 組 み合わせフィンガ/サーチャ回路52,54及び56が PN期間区分における次のウィンドウのサーチを継続し ている間でも、専用サーチャ回路50にタイミングオフ セット仮説の検証を割り当てることができる。この実施 形態は、良いタイミング仮説のサーチとは独立に、良い タイミングオフセット仮説の検証を行うことができると いう利点を有する。

【0132】本発明の別の実施形態として、CDMA移動式ワイヤレス電話に、専用のサーチャ回路の有無に関係なく、複数の組合わせフィンガ/サーチャ回路を装備することができる。本発明のさらに別の実施形態では、複数の組合わせフィンガ/サーチャ回路を装備するが、専用のサーチャ回路をもたない。本発明のさらにまた別の実施形態として、固定ワイヤレス電話の適切な動作に要するフィンガ動作およびサーチャ動作の全部を実行できる、1つの組合わせフィンガ/サーチャ回路だけを装備した固定ワイヤレス電話も可能である。

【0133】本発明のさらに別の実施形態によれば、各組合わせフィンガ/サーチャ回路の設計は、サーチャ回路50(図3)の増加した複雑さ全てを含んでおり、従ってこの実施形態は十分に性能を向上させた一つサーチャ回路と、十分に性能を向上させた複数の組合わせフィンガ/サーチャ回路を有している。この実施形態は、組

30

合わせフィンガ/サーチャ回路のより強力なサーチャ回路の機能的利益面に関して、それを構成するハードウエアの複雑さとその費用との釣り合いをとっている。また別の実施形態は、データ取得フィンガ機能及びバイロットチャネル取得サーチャ回路機能の両者を有する単一型組合わせフィンガ/サーチャ回路だけを含んでいる。従って、独立の専用サーチャ回路は持っていない。この単一機能回路型はCDMAモデムで複数回反復される。この実施形態は、単一機能回路であるが故に、その設計及び実施に際しての容易さと一貫性をその特徴としている。

【0134】これまで述べてきた本発明の実施形態は好ましい実施形態であるが、本発明の方法及び装置に関する他の実施形態は、本願開示の内容から見て、それ自体を当業者に示唆するものであろう。従って、本発明に関する種々の変更及び修正は本発明の精神及び範囲内において実行可能であること、また本発明の範囲は以下の特許請求の範囲の記載によって限定されるものであることを理解されたい。さらに、以下の特許請求の範囲に記載のものに対応する構造、材料、作用、及び手段の付加的機能要素または処理段階の付加的機能要素の同等物は、明確に請求されている他の請求要素との組合せによって請求機能を実施する如何なる構造、材料、または作用を含むものであることを記しておく。

[0135]

【発明の効果】以上説明したように、本発明によれば、確からしさの高いタイミング仮説を迅速に検証することが可能なので、CDMAモデム回路の冗長性と無駄が最適化され、移動局は迅速にパイロットチャネルを取得することが可能である。さらに、CDMAシステムが利用できない場合にもアナログシステムへの切り換えの決断を迅速に行うことが可能であり、システムの高効率化を図ることが可能である。

【図面の簡単な説明】

【図1】本発明の好適な実施形態に基づいて構成された CDMAワイヤレス電話の概略構成を示すブロック図で ある。

【図2】本発明の好適な実施形態に基づいて構成された図1のCDMAモデム回路(CMC)の受信部の概略構成を示すブロック図である。

【図3】本発明の好適な実施形態に基づいて構成された 図2のサーチャ回路の概略構成を示すプロック図であ る。

【図4】本発明の好適な実施形態に基づいて構成された図2のサーチャ回路の通常動作時に実行される各ステップの概略構成を示すフローチャートである。

【図5】本発明の好適な実施形態に基づいて構成された 図3のサーチャ回路のPN乗算器の概略構成を示すプロ ック図である。

【図6】本発明の好適な実施形態に基づいて構成された 50

図3のサーチャ回路のコヒーレント累算器の概略構成を 示すブロック図である。

【図7】本発明の好適な実施形態に基づいて構成された図3のサーチャ回路の多機能比較器及びロジック回路の 概略構成を示すブロック図である。

【図8】本発明の好適な実施形態に基づいて構成された ローカル最大値発生器により検証される三つの振幅間で 起こりうる関係を示す説明図である。

【図9】本発明の好適な実施形態に基づいて構成された 10 共通回路要素を備えた図2の組合わせフィンガ/サーチャ回路の概略構成を示すブロック図である。

【図10】本発明の好適な実施形態に基づいて構成された図9の組合わせフィンガ/サーチャ回路のPN乗算器の概略構成を示すブロック図である。

【図11】本発明の好適な実施形態に基づいて構成された図9の組合わせフィンガ/サーチャ回路の位相ロックループ (PLL) /コヒーレント累算器の概略構成を示すプロック図である。

【図12】本発明の好適な実施形態に基づいて構成された組合わせフィンガ/サーチャ回路のデータ復調器の概略構成を示すブロック図である。

【図13】本発明の好適な実施形態に基づいて構成された図9の組合わせフィンガ/サーチャ回路の多機能遅延ロックループ回路の概略構成を示すブロック図である。

【図14】本発明の好適な実施形態に基づいて構成された組合わせフィンガ/サーチャ回路の多機能比較器の概略構成を示すブロック図である。

【図15】本発明の好適な実施形態に基づいて構成された組合わせフィンガ/サーチャ回路がそのサーチャモードで動作する際に行う動作の流れを示すフローチャートである。

【図16】本発明の好適な実施形態に基づいて構成された図3に示す組合わせフィンガ/サーチャ回路がサーチャモードで動作している場合の各機能ブロック間におけるある時点での関係を示すタイミング図である。

【図17】本発明の好適な実施形態に基づいて構成された図3に示す組合わせフィンガ/サーチャ回路がフィンガモードで動作している場合の各機能プロック間におけるある時点での関係を示すタイミング図である。

【図18】本発明の好適な実施形態に基づいて構成され たシステムクロックの状態を示す状態図である。

【図19】本発明の好適な実施形態に基づいて構成された図9の組合わせフィンガ/サーチャ回路がフィンガモードで動作する場合の動作を選択的に示したフローチャートである。

【図20】本発明の好適な実施形態に基づいて構成された図19に示すフローチャートに継続するフローチャートである。

【図21】本発明の好適な実施形態に基づいて構成され た図19に示すフローチャートに継続するフローチャー

トである。

【図22】本発明の好適な実施形態に基づいて構成され た図19に示すフローチャートに継続するフローチャー トである。

49

【図23】本発明の好適な実施形態に基づいて構成され た図2のCMCのサーチャ回路を制御するCPUの処理 流れを示すフローチャートである。

【図24】本発明の好適な実施形態に基づいて構成され た専用サーチャ回路と組合わせフィンガ/サーチャ回路 にPN期間を分割し割当てる様子を示すプロック図であ る。

【図25】本発明の好適な実施形態に基づいて構成され た各サーチャ回路内に実行される個々のサーチャ制御プ ロセスの動作を示すフローチャートである。

【図26】本発明の好適な実施形態に基づいて構成され た図23に示す制御プロセスの仮説検証プロセスの動作 を示すフローチャートである。

【図27】本発明の好適な実施形態に基づいて構成され た図2のCMC内のサーチャ回路を制御するCPUプロ セスの動作を示すフローチャートである。

【図28】本発明の好適な実施形態に基づいて構成され た専用サーチャ回路と組合わせフィンガ/サーチャ回路 にPN期間を分割し割当てる様子を示すプロック図であ る。

【図29】本発明の好適な実施形態に基づいて構成され た専用サーチャ回路と組合わせフィンガ/サーチャ回路 にPN期間を分割し割当てる様子を示すブロック図であ る。

【符号の説明】

アンテナ * 12

> 無線周波数送受信回路 (RF TX/RX) 14

アナログフロントエンド(AFE) 18

CDMAモデム回路 (CMC) 22

CPU 23

ディジタル信号プロセッサ(DSP) 26

符号/復号器(CODEC) 30

インタフェース制御器 3 4

スピーカ 36

マイクロホン 38

キーパッド 39

表示装置 40

サーチャ 50

フィンガ/サーチャ 5 2

フィンガ/サーチャ 54

フィンガ/サーチャ 56

自動利得制御器 58

演算ユニット 5 9

コンバイナ 8 0

メモリ 90

> RAM 9 2

レジスタ 94

レジスタ 94

状態マシン 96


PN乗算器 100

コヒーレント累算器 110


多機能比較器/ロジックユニット 120

170 タイミング発生器


【図3】




【図1】




【図19】




【図5】



[図6]




【図4】




【図7】


【図9】




【図10】




【図11】







【図22】




【図12】







【図14】




【図16】




【図15】




【図17】







【図23】



【図24】




【図28】






【図26】

【図27】



【図29】



フロントページの続き

(31) 優先権主張番号 08/828575 (32) 優先日 1997年3月31日 (33) 優先権主張国 米国(US) (31) 優先権主張番号 08/816484 (32) 優先日 1997年3月13日

(33)優先権主張国 米国(US) (31)優先権主張番号 08/926512

(32)優先日 1997年9月10日 (33)優先権主張国 米国(US) (72)発明者 ダニー ストプラーイスラエル国,テル アヴィヴ,ヨシュアビン ナン 4
 (72)発明者 アミット オーレンイスラエル国,ハイファ,アロン ストリート 44
 (72)発明者 ジラード アヤローンイスラエル国,ホッド ハシャロン,ハンキン 36
 (72)発明者 ウジ キールイスラエル国,ラマト ガン,ヨッセフィイスラエル国,ラマト ガン,ヨッセフィ

- 14/8